本發(fā)明涉及一種倒裝LED芯片的制作方法，尤其是一種PECVD（等離子體增強(qiáng)化學(xué)氣相沉積法 Plasma Enhanced Chemical Vapor Deposition）沉積DBR的倒裝LED芯片的制作方法，屬于LED芯片制造技術(shù)領(lǐng)域。

背景技術(shù)：

現(xiàn)在LED市場競爭異常激烈，對LED芯片的性能要求在不斷提高，目前國內(nèi)外LED倒裝芯片用DBR做絕緣層和反射層，LED芯片上整層DBR增加了反射面積，在不影響芯片其他性能的同時對亮度提升很明顯；DBR（distributed Bragg reflection）又叫分布式布拉格反射鏡，是由兩種不同折射率的材料以ABABA的方式交替排列組成的周期結(jié)構(gòu)，每層材料的光學(xué)厚度為中心反射波長的1/4。因此是一種四分之一波長多層系統(tǒng)，相當(dāng)于簡單的一組光子晶體。由于頻率落在能隙范圍內(nèi)的電磁波無法穿透，布拉格反射鏡的反射率可達(dá)98%以上。

目前，通常DBR是用電子束蒸發(fā)臺蒸鍍SiO₂和TiO₂，按ABAB的方法周期性排列，以增強(qiáng)襯底的反射率，但是該工藝制程時間長達(dá)5h左右，時間較長；且TiO₂材料很難腐蝕，需用ICP（inductively couple dplasma）干法刻蝕，而ICP干法刻蝕的工藝制程也要2-3h左右，因此，現(xiàn)有技術(shù)制備DBR的工藝技術(shù)復(fù)雜、成本較高且耗時較長。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)，提供一種PECVD沉積DBR的倒裝LED芯片的制作方法，該方法采用PECVD（即等離子體增強(qiáng)化學(xué)氣相沉積法）在200~300℃溫度下交替沉積Si₃N₄和SiO₂介質(zhì)膜，Si₃N₄和SiO₂介質(zhì)膜的折射率分別為2.02和1.46，過程僅耗時30~60min，用BOE溶液濕法腐蝕4min，主反射率≥98%，反射波普范圍可調(diào)；是一種絕緣性好、光學(xué)反射率高、制作簡單、成本低、且耗時相對較短的DBR制備方法，能夠解決現(xiàn)有倒裝LED芯片技術(shù)中遇到的問題。

為實(shí)現(xiàn)以上技術(shù)目的，本發(fā)明采用的技術(shù)方案是：一種PECVD沉積DBR的倒裝LED芯片的制作方法，其特征在于：包括如下步驟：

步驟一. 提供一藍(lán)寶石襯底，在所述藍(lán)寶石襯底上依次生長N型GaN層、量子阱和P型GaN層，完成LED芯片的外延結(jié)構(gòu)；

步驟二. 通過光刻掩膜版的遮擋，刻蝕部分區(qū)域的P型GaN層和量子阱，露出部分N型GaN層；

步驟三. 通過光刻掩膜版的遮擋，在露出的部分N型GaN層上形成N型擴(kuò)展條；

步驟四. 通過光刻掩膜版的遮擋，在P型GaN層表面制作導(dǎo)電金屬層；

步驟五. 通過PECVD技術(shù)，工藝溫度在200~300℃下，在步驟四完成后的芯片表面淀積DBR層，所述DBR層為Si₃N₄層和SiO₂層交替沉積的介質(zhì)膜，工藝過程的時間為30~60min；

步驟六. 通過光刻掩膜版的遮擋，對DBR層進(jìn)行濕法腐蝕，所述濕法腐蝕的時間為4~10min，所述濕法腐蝕液為BOE溶液，通過濕法腐蝕，在N型擴(kuò)展條上形成了N電極窗口，在導(dǎo)電金屬層上形成了P電極窗口；

步驟七. 通過電子束蒸鍍方法，在N電極窗口和P電極窗口內(nèi)淀積金屬層，P電極窗口內(nèi)的金屬層形成正焊盤電極，N電極窗口內(nèi)的金屬層形成負(fù)焊盤電極；

步驟八. 采用常規(guī)工藝對芯片進(jìn)行研磨、減薄和切割，完成芯片器件加工制作。

進(jìn)一步地，所述步驟五中Si₃N₄層和SiO₂層交替沉積的次數(shù)決定了DBR層的總層數(shù)，且所述Si₃N₄層和SiO₂層交替沉積的次數(shù)為10~30次。

進(jìn)一步地，所述步驟五中每層Si₃N₄和SiO₂的厚度及Si₃N₄層和SiO₂層交替沉積的次數(shù)決定了DBR層的總厚度。

進(jìn)一步地，所述步驟六中BOE溶液為HF溶液和NH4F 溶液以1：6的配比混合形成的腐蝕液。

進(jìn)一步地，所述步驟七中的金屬層從下到上依次Al/Pt/Au/Sn。

進(jìn)一步地，所述步驟八中經(jīng)過研磨和減薄的芯片厚度為100~200μm。

進(jìn)一步地，所述P電極窗口和N電極窗口均設(shè)在DBR層內(nèi)。

從以上描述可以看出，本發(fā)明的有益效果在于：

1）通過PECVD技術(shù)淀積DBR層，且DBR為Si₃N₄層和SiO₂層交替沉積的介質(zhì)膜，交替淀積的次數(shù)為10~30次，整個工藝制程僅耗時30~60min，大大節(jié)約了工藝時間；

2）與現(xiàn)有技術(shù)相比，采用BOE溶液腐蝕DBR層代替?zhèn)鹘y(tǒng)的ICP干法刻蝕，時間縮短為4~10min，同樣節(jié)約了工藝時間；

3）本發(fā)明制備的DBR層的絕緣性好、光學(xué)反射率高、反射波普波長范圍可調(diào)，制作簡單，且成本低。

附圖說明

圖1為本發(fā)明步驟二完成后的俯視結(jié)構(gòu)示意圖。

圖2為本發(fā)明步驟三完成后的俯視結(jié)構(gòu)示意圖。

圖3為本發(fā)明步驟四完成后的俯視結(jié)構(gòu)示意圖。

圖4為本發(fā)明步驟五完成后的俯視結(jié)構(gòu)示意圖。

圖5為本發(fā)明步驟六完成后的俯視結(jié)構(gòu)示意圖。

圖6為本發(fā)明步驟七完成的俯視結(jié)構(gòu)示意圖。

圖7為本發(fā)明DBR層的反射的光譜圖。

附圖說明：1-正焊盤電極、2-負(fù)焊盤電極、3-DBR層、4- N型擴(kuò)展條、5-導(dǎo)電金屬層、6-P型GaN層、7-N型GaN層、8-藍(lán)寶石襯底。

具體實(shí)施方式

下面結(jié)合具體附圖和實(shí)施例對本發(fā)明作進(jìn)一步說明。

實(shí)施例中一種PECVD沉積DBR的倒裝LED芯片的制作方法，其中DBR層3中每層Si₃N₄層的厚度為52~64nm，每層SiO₂層的厚度為72~89nm，且Si₃N₄層和SiO₂層的折射率分別為2.02和1.46，其特征在于：包括如下步驟：

如圖1所示，步驟一. 提供一藍(lán)寶石襯底8，在所述藍(lán)寶石襯底8上依次生長N型GaN層7、量子阱和P型GaN層6，完成LED芯片的外延結(jié)構(gòu)；

步驟二. 通過光刻掩膜版的遮擋，刻蝕部分區(qū)域的P型GaN層6和量子阱，露出部分N型GaN層7；

如圖2所示，步驟三. 通過光刻掩膜版的遮擋，在露出的部分N型GaN層7上形成N型擴(kuò)展條4；

如圖3所示，步驟四. 通過光刻掩膜版的遮擋，在P型GaN層6表面制作導(dǎo)電金屬層5；

如圖4所示，步驟五. 通過PECVD技術(shù)，工藝溫度在200~300℃下，在步驟四完成后的芯片表面淀積DBR層3，所述DBR層3為Si₃N₄層和SiO₂層交替沉積；所述Si₃N₄層和SiO₂層交替沉積的次數(shù)為20次，DBR層的總層數(shù)為40層；每層Si₃N₄層的厚度為52~64nm，每層SiO₂層的厚度為72~89nm，由此可知DBR層3的總厚度為1240~1530nm；整個工藝過程的時間為30~60min；

如圖5所示，步驟六. 通過光刻掩膜版的遮擋，對DBR層3進(jìn)行濕法腐蝕，所述濕法腐蝕的時間為4~10min，所述濕法腐蝕液為BOE溶液，所述BOE溶液為HF溶液和NH₄F溶液以1：6的配比混合形成的腐蝕液；通過濕法腐蝕，在N型擴(kuò)展條4上形成了N電極窗口，在導(dǎo)電金屬層5上形成了P電極窗口；

如圖6所示，步驟七. 通過電子束蒸鍍方法，在N電極窗口和P電極窗口內(nèi)淀積金屬層，P電極窗口內(nèi)的金屬層形成正焊盤電極1，N電極窗口內(nèi)的金屬層形成負(fù)焊盤電極2；所述金屬層從下到上依次Al/Pt/Au/Sn；所述P電極窗口和N電極窗口均設(shè)在DBR層3內(nèi)；

步驟八. 采用常規(guī)工藝對芯片進(jìn)行研磨、減薄和切割，完成芯片器件加工制作；且經(jīng)過研磨和減薄的芯片厚度為100~200μm。

為了進(jìn)一步說明PECVD沉積DBR層3的的倒裝LED芯片的反射率，進(jìn)行了如下實(shí)驗(yàn)，具體見圖7，當(dāng)DBR層3中每層Si₃N₄層的厚度為52~64nm，每層SiO₂層的厚度為72~89nm，且Si₃N₄層和SiO₂層交替沉積的次數(shù)為20次，則DBR層的反射率≥98%，相應(yīng)的反射波普的波長范圍為420~520nm。

本發(fā)明中DBR層3中Si₃N₄層和SiO₂層的厚度及DBR層3的總厚度決定了DBR層3的反射率和反射波普波長的范圍，由于Si₃N₄層和SiO₂層的折射率分別為2.02和1.46，折射率是固定的，反射波普波長的范圍可根據(jù)每層Si₃N₄層和SiO₂層的厚度及交替沉積的次數(shù)進(jìn)行調(diào)節(jié)。

本發(fā)明的特點(diǎn)在于，通過采用PECVD（即等離子體增強(qiáng)化學(xué)氣相沉積法）交替沉積Si₃N₄層和SiO₂層作為DBR層3，整個工藝過程僅耗時30~60min，大大節(jié)約了工藝時間；同時采用BOE溶液對DBR層3進(jìn)行濕法腐蝕，腐蝕時間為4~10min，即可完成N電極窗口和P電極窗口，同樣節(jié)約了工藝時間；本發(fā)明方法形成的DBR層3的絕緣性好、光學(xué)反射率高、制作簡單、成本低、且耗時較短，能夠解決現(xiàn)有倒裝LED芯片技術(shù)中遇到的問題。

以上對本發(fā)明及其實(shí)施方式進(jìn)行了描述，該描述沒有限制性，附圖中所示的也只是本發(fā)明的實(shí)施方式之一，實(shí)際的結(jié)構(gòu)并不局限于此。如果本領(lǐng)域的普通技術(shù)人員受其啟示，在不脫離本發(fā)明創(chuàng)造宗旨的情況下，不經(jīng)創(chuàng)造性的設(shè)計出與該技術(shù)方案相似的結(jié)構(gòu)方式及實(shí)施例，均應(yīng)屬于本發(fā)明的保護(hù)范圍。