本發(fā)明涉及一種半導體結構元件及一種用于制造半導體結構元件的方法以及一種用于車輛的控制裝置。

背景技術：

現代半導體開關——例如MOSFET(金屬氧化物半導體場效應晶體管，英語：Metal-Oxide-Semiconductor Field Effect Transistor)或功率MOSFET以非常小的柵極-漏極電容來設計，因為這有利于漏極電壓反饋到柵極上。也稱為密勒電容的柵極-漏極電容在開關過程期間導致柵極電壓保持恒定的階段，即所謂的密勒平臺(Miller-Plateau)。該效應使開關過程變慢，因此試圖根據可能性來消除密勒電容，即盡可能地降低密勒電容。

為了對MOSFET的開關速度產生影響，還公知了，在接線時設置柵極串聯電阻。較大的柵極串聯電阻導致密勒平臺的較大時間延長且因此導致較慢的開關過程。柵極串聯電阻通常實施為與MOSFET分開的單獨元件并且例如安裝在印制電路板上，這導致更高的生產成本。

此外，生產過程中不可避免的尺寸差異(Streuungen)導致密勒電容的變化。這尤其也在柵極電極的幾何形狀變化時出現，所述幾何形狀變化對電極的體積具有直接的影響。結果仍可出現其它方面相同的部件的開關特性上的差異，這是不希望的。

此外公知了在半導體芯片上制造及使用電阻的各種可能性。US 2011/0318897 A1描述了一種STI工藝(“shallow trench isolation”：淺溝槽隔離)，在所述STI工藝中，溝槽(Trench/Graben)用多晶硅來填充及用絕緣材料來覆蓋。這里多晶硅用作電阻。這樣制造的電阻可用作集成電路中的精確電阻。

US 2010/0327348 A1描述了功率MOSFET中的電阻量值的有針對性的影響，以便改善部件的電子特性。

在JP 2006/319241 A中描述了一種通過將集成在半導體襯底中的電阻擴散到中間溝槽(英文：Trench)中的用于絕緣的方法。

技術實現要素：

根據本發(fā)明提供了一種半導體結構元件，其具有襯底，該襯底具有多個與半導體結構元件的有源區(qū)域電絕緣的溝槽，其中，在至少一個第一溝槽中沿該溝槽的縱軸線引入導電材料的第一區(qū)段，該第一區(qū)段與第一電接通部這樣地連接，使得在施加電壓到該第一電接通部上的情況下該第一區(qū)段充當MOS結構的柵極電極，其中，在第一溝槽和/或在第二溝槽中沿溝槽的縱軸線引入導電材料的第二區(qū)段。根據本發(fā)明的半導體結構元件的特征在于：第二區(qū)段的第一端部與第一電接通部電連接并且第二區(qū)段的第二端部與導電材料的第一區(qū)段電連接。優(yōu)選地，第二區(qū)段電連接為第一區(qū)段的串聯電阻且因此連接為柵極串聯電阻。這種半導體結構元件尤其適于實現用于車輛的控制裝置。

根據本發(fā)明的用于制造半導體結構元件的方法基本上包括以下步驟：

a.提供半導體襯底，

b.在半導體襯底中開設多個溝槽，

c.在通過溝槽結構化的襯底表面上制造第一絕緣層，

d.用導電材料這樣地填充溝槽，使得在溝槽中分別形成至少一個導電的上區(qū)段，

e.在上區(qū)段上方制造第二絕緣層，

f.這樣電接通至少一個第一溝槽的上區(qū)段，使得該上區(qū)段可以充當MOS結構的柵極，

g.這樣電接通至少一個第二溝槽的上區(qū)段，使得該上區(qū)段可以充當MOS結構的柵極的串聯電阻。

本發(fā)明的優(yōu)點

根據本發(fā)明的半導體結構元件具有如下優(yōu)點：柵極串聯電阻與密勒電容技術上耦合。該半導體結構元件尤其可被用作功率半導體，例如被用作功率MOSFET(英文：PowerMOSFET)。

柵極串聯電阻單片地集成到半導體襯底中及自動地補償密勒電容的變化。因此，由于過程尺寸差異帶來的MOSFET的密勒電容的量值方面的不均勻性對時間開關特性無影響或僅僅極其輕微地影響，因為過程引起的密勒電容變化同時導致柵極串聯電阻的變化并且這兩種變化對開關時間起相反作用，使得它們至少部分地補償。時間常數τ＝RC在很大程度上保持不變。因此可實現開關特性的對稱及開關時間差異的減小。同樣地，通過在C_gd上的反饋避免振蕩的傾向。如果將多個根據本發(fā)明的MOSFET形式的半導體結構元件相互并聯連接，則與過程尺寸差異無關地實現對稱的開關特性?？梢允∪ネ獠康难a償接線，例如借助R環(huán)節(jié)或RC環(huán)節(jié)的補償接線。

通過在空間上緊鄰柵極地設置柵極串聯電阻使寄生電容降低，并且開關特性得到改善。與具有外部的且因此不受制造過程影響的柵極串聯電阻但具有由過程引起的可變的密勒電容的傳統(tǒng)的MOSFET相比，通過自補償作用還實現多個并聯連接的功率MOSFET的更均勻的電流消耗。此外現在可省去以前所必需的外部的柵極串聯電阻，這帶來了成本上的優(yōu)勢。

第一絕緣層優(yōu)選是氧化層。其不一定作為附加層進行沉積而是例如可通過熱氧化由現有的襯底材料來構造。

導電材料的第一區(qū)段優(yōu)選充當柵極電極，而導電材料的第二區(qū)段可被用作柵極串聯電阻。在其中布置有導電材料的第一區(qū)段及第二區(qū)段的溝槽優(yōu)選具有至少基本上垂直于襯底表面延伸的壁及基本上平行于襯底表面延伸的底?？商貏e簡單地制造溝槽。制造溝槽的一種可行方案是使用開槽技術(Recess-Technik)。導電材料優(yōu)選是高摻雜的多晶硅，例如高摻雜的退化(entartet)的多晶硅。

導電材料的這些區(qū)段優(yōu)選具有基本上矩形的橫截面，該橫截面有利地沿溝槽縱軸線是不變的。印制導線則可簡單地通過導電材料的均勻沉積來制造。

第一電接通部優(yōu)選可從半導體結構元件的外面來接通，例如通過金屬化。該半導體結構元件則可從外部來接線并且被集成在電路中。在通常情況下導電材料的第一區(qū)段及導電材料的第二區(qū)段布置在不同的溝槽中。在此情況下首先相同地制造相應的溝槽并且通過外部接線達到其不同的功能。在后面還要詳細解釋的實施方式中還可以是：不僅第一區(qū)段而且第二區(qū)段布置在共同的溝槽中。在此情況下當然必須使這兩個區(qū)段相互電絕緣。

尤其通常將半導體材料的如下區(qū)域視作有源區(qū)域：在該區(qū)域中存在pn結并且在該區(qū)域中在運行中載流子濃度可變化。該有源區(qū)域尤其設有摻雜。

有利的也可以是：第一區(qū)段及第二區(qū)段在過程精確度的范圍內具有相同的橫截面。這樣可得到自補償質量的改善。在橫截面不同的情況下雖然也定性地產生一定的自補償，但橫截面的調整可通過柵極串聯電阻的改變實現對密勒電容變化的盡可能精確的補償。這里作為橫截面可理解為如下面的形式：其作為截面通過垂直于溝槽縱軸線的平面來得到。尤其當借助相同的過程制造兩個可比較的元件時，兩個橫截面可被視為相同的，名義上即實際上相同的。橫截面之間的區(qū)別僅由過程波動產生。

在一種特別的實施方式中設置：第二區(qū)段由多個相互串聯電連接的部分區(qū)段組成并且在多個溝槽上延伸，使得以有利的方式實現匹配電阻軌長度的可能性并因此實現匹配電阻量值的可能性。兩個部分區(qū)段則可通過外部的導電連接部相互連接。例如也可使用多個相互并列的溝槽并且相互回曲形地連接這些溝槽。還可考慮：在溝槽內彼此疊置第二區(qū)段的多個部分區(qū)段。也可以使這些部分區(qū)段例如回曲形地相互連接?？稍跍喜蹆犬a生電阻軌，該電阻軌總體上比溝槽長，使得可靈活地調節(jié)所產生的電阻的電阻值。然而在此情況下必須使各個部分區(qū)段相互絕緣，這意味著較高的生產開銷。

替代地有利地設置：半導體結構元件具有構造在表面上的第二電接通部，其中，至少一個第二區(qū)段布置在第二電接通部與襯底之間。第二接通部可平面地構造并且例如被用作源極電極。直接置于源極電極下面的溝槽通常不被用于MOSFET的有源區(qū)域。因此這些溝槽用于柵極串聯電阻能夠實現更好地利用半導體結構元件的面積或本發(fā)明的集成，而無需耗費其它的資源。因此通過將位于邊緣上或源極電極下的溝槽用于柵極電阻避免了產率損失，該產率損失在否則使用在其它情況下應用的溝槽時可能出現。也可使用漏極電極來取代源極電極，以便在其下面布置用作柵極串聯電阻的溝槽。

有利的是：有源半導體區(qū)的鄰接第二溝槽的區(qū)域不具有摻雜，尤其不具有注入的電子施主或電子受主。當導電材料的第二區(qū)段布置在第二溝槽中時，則純無源地使用該溝槽及襯底的鄰接區(qū)域，使得不需要摻雜。制造過程則可更經濟地進行。

本發(fā)明的一種實施方式設置：第一區(qū)段及第二區(qū)段布置在共同的溝槽中并且相互電絕緣。于是不僅將柵極串聯電阻而且將柵極電極節(jié)省位置地布置在同一溝槽中。尤其可在溝槽縱向上進行相應的結構化，使得溝槽被劃分成第一縱向區(qū)段及第二縱向區(qū)段，在第一縱向區(qū)段中布置有導電材料的第一區(qū)段并且在第二縱向區(qū)段中布置有導電材料的第二區(qū)段。在兩個區(qū)段之間則必需具有優(yōu)選覆蓋溝槽的整個橫截面的電絕緣材料層。

本發(fā)明的一種擴展方案設置：溝槽中的至少一個用第一導電材料填充直至第一高度h₁，并且第一區(qū)段和/或第二區(qū)段在第一高度h₁與位于第一高度h₁以上的第二高度h₂之間延伸。直至高度h₁的下區(qū)域則可作為場板來接線，而在高度h₁與高度h₂之間的上區(qū)域用作柵極電極和/或柵極串聯電阻。因此也可用簡單的方式方法將場板集成到根據本發(fā)明的半導體結構元件中。

根據本發(fā)明的方法的一種優(yōu)選實施方式設置：在步驟c)后及步驟d)前實施以下步驟：

h.用導電材料填充溝槽，使得形成下導電區(qū)段，

i.借助蝕刻工藝去除下導電區(qū)段的導電材料的一部分直至高度h₁，

j.在下導電區(qū)域與上導電區(qū)段之間制造絕緣分隔層。

如上所述，下導電區(qū)段則可被用作場板。

本發(fā)明的有利的擴展方案在從屬權利要求中說明并在說明書中描述。

附圖說明

借助附圖及以下的說明更詳細地解釋本發(fā)明的實施例。附圖示出：

圖1：根據本發(fā)明的半導體結構元件的第一實施方式的橫截面圖；

圖2：根據本發(fā)明的半導體結構元件的第二實施方式的橫截面圖；

圖3：MOSFET的等效電路；

圖4：用于制造根據本發(fā)明的半導體結構元件的中間步驟的橫截面圖；

圖5：特征量R_gs在晶片上的分布的圖；

圖6：特征量C_gd在晶片上的分布的圖；

圖7：晶片上的各個點的R_gs與C_gd之間的相互關系的圖。

具體實施方式

在圖1中以橫截面表示根據本發(fā)明的半導體結構元件10的第一實施例?？梢钥吹揭r底12，在所述襯底中作為垂直結構存在溝槽14.1、14.2及14.3。溝槽14.1、14.2及14.3用一種導電材料填充直到高度h₁，該材料通過相應的接通——例如通過與未示出的源極電極的短接可被用作場板28。該導電材料例如可以是多晶硅并且構成下多晶硅軌。在高度h₁與高度h₂之間也存在導電材料16、20，例如也是多晶硅。以此方式構成上多晶硅軌。不僅上多晶硅軌而且下多晶硅軌優(yōu)選地在溝槽14的整個長度上延伸。在溝槽縱向上看，在溝槽的端部上存在未示出的電接通部，借助這些電接通部可將這些多晶硅軌根據它們的功能接線為柵極電極16或電阻軌20。

導電的材料16、20既可作為柵極電極16也可作為柵極串聯電阻20來使用。因此柵極電極16相應于上面所述的第一區(qū)段，并且柵極串聯電阻20相應于上面所述的第二區(qū)段。圖1中示出具有總共三個溝槽14.1、14.2及14.3的實施例。在溝槽14.2及14.3中上面的多晶硅軌被用作柵極電極16，而在右面的溝槽14.1中上面的多晶硅軌被用作柵極串聯電阻20。任意其它數目的溝槽14及多晶硅軌16、20的任意可考慮的使用組合也是可能的。

在溝槽14的壁與多晶硅軌16、20之間總是具有電絕緣材料22的薄層，該材料例如為氧化物，尤其為氧化硅。以相同的方式兩個多晶硅軌16、20借助電絕緣材料24的薄層相互電絕緣。因此，布置在溝槽14中的多晶硅軌16、20完全與半導體結構元件10的布置在襯底12中的有源區(qū)域電絕緣。因此，在多晶硅軌16、20與半導體結構元件10的有源區(qū)域之間不流過電流。

圖2示出根據本發(fā)明的半導體結構元件10的第二實施例的橫截面，該半導體結構元件實施為MOSFET。又示出襯底12、溝槽14、作為場板使用的下多晶硅軌28、這里作為柵極電極連接的上多晶硅軌16及絕緣材料30。此外可看到下金屬化層32及上金屬化層36，所述下金屬化層是通過漏極接通部34的接通的出發(fā)點(Ausgangspunkt)，所述上金屬化層是通過源極接通部38的接通的出發(fā)點。還示意性地表示出柵極接通部18。

同樣象征地表示出不同的電容，它們存在于該半導體結構元件的各個元件之間，即尤其在用于源極、漏極及柵極的連接端之間，并影響MOSFET的特性。源極區(qū)域40與場板28通過未示出的電連接部短接，使得電容C_gs及C_ds分別包含兩個并聯連接的電路符號，其中，一個代表與源極區(qū)域40構造的相應電容部分，一個代表與場板28構造的電容部分。而對于本發(fā)明特別重要的是在該圖中對角地表示的、柵極電極16與由漏極接通部34引出的導線之間的電容C_gd，因為它代表上面已述的密勒電容。

為了清楚起見在圖3中表示出等效電路圖，在該等效電路圖中各個電容以及柵極串聯電阻R_g之間的關系更清楚。而在圖2中未表示出柵極串聯電阻R_g。該柵極串聯電阻由布置在其它溝槽中的一個或多個上多晶硅軌16構成。

現在借助圖4結合圖3來闡明自補償的原理。圖4表示用于制造根據本發(fā)明的半導體結構元件10的中間步驟的橫截面圖。在襯底12中已制造出溝槽14.1、14.2并設有氧化層42。接著以多晶硅填充了溝槽14.1、14.2。然后將多晶硅28與氧化層42一起去除直到高度h₁，例如通過蝕刻工藝來去除。在此，高度h₁的確切的值取決于不可精確控制的過程參數，使得高度h₁的值經受一定的尺寸差異。

現在在另一過程步驟中在重新產生薄的氧化層后再用多晶硅填充溝槽14，使得形成上多晶硅軌。該多晶硅軌的體積與高度h₁直接相關：與當高度h₁具有較小的值時相比，如果高度h₁有較大的值，則被上多晶硅軌16占有的體積且因此多晶硅軌16的質量更小，因為高度h₂是固定的并且僅取決于溝槽14的上邊界。在此，較小的質量導致在用作柵極電極的多晶硅軌與用作MOSFET的半導體結構元件10的源極區(qū)域之間的較小的電容C_gd。而如果上多晶硅軌16被用作柵極串聯電阻R_g，則通過多晶硅軌16的較小質量得到該電阻的較小的橫截面且因此得到較大的電阻。較小的電容C_gd對半導體結構元件10的開關時間起到加速的作用，而R_gd的較大電阻值導致較慢的開關時間。因此這兩個效應至少部分地補償，這導致——盡管總是存在過程波動——不同的部件10的開關特性的均勻化。

圖5示出R_gs的電阻值根據作為示例研究的晶片上的單個部件的位置的分布。如通常那樣，在共同的晶片上制造了多個相同的結構元件。接著對于各個元件求取了并且相對于晶片上的結構元件的位置的y坐標描繪了R_ds。

類似地在圖6中相對于晶片上的y坐標描繪各個結構元件的C_gd的值。在兩個圖中示出：晶片的邊緣區(qū)域上存在與平均值相對大的偏差，而在晶片的中間區(qū)域中R_gs及C_gd的值分別相對恒定。電阻值R_gs向著晶片的邊緣減小，而電容C_gd的值向著晶片的邊緣增大，這可推斷出在邊緣區(qū)域中所產生的多晶硅軌的較大體積。

在圖7中現在使圖5及6中的兩種值相互形成關系。借助所求取的R_gs及C_gd的值將每個研究的單個部件繪制到圖中。對于圖7研究了兩個不同的晶片，這兩個晶片基本上示出相同的特性：R_gs與C_gd的值強烈地相關。R_gs的較小值導致C_gd的較大值并反之亦然?；谶@兩個特征量的變化的相反影響實現自補償，使得與傳統(tǒng)的MOSFET相比最終的MOSFET在其開關特性方面示出更小的偏差。