本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種JFET管。

技術(shù)背景

隨著半導(dǎo)體科技的快速演進(jìn)，使得例如電腦及其周邊數(shù)字產(chǎn)品等也日益地更新。電腦及其周邊數(shù)字產(chǎn)品的應(yīng)用集成電路半導(dǎo)體工藝快速發(fā)展,為能否提供高品質(zhì)數(shù)字產(chǎn)品的重要因素。

結(jié)型場效應(yīng)管(JFET)是最常見的半導(dǎo)體器件之一，包括N溝道結(jié)型場效應(yīng)管和P溝道結(jié)型場效應(yīng)管，在實(shí)踐應(yīng)用中，常用的是N溝道JFET。結(jié)型場效應(yīng)管由于器件尺寸小，具有優(yōu)于MOSFET的優(yōu)點(diǎn)，有助于半導(dǎo)體器件進(jìn)一步朝向高密度、小型化的方向發(fā)展。

傳統(tǒng)的結(jié)型場效應(yīng)管是通過PN結(jié)耐壓，提高耐壓的方式主要依靠降低結(jié)的濃度，但是當(dāng)今制程下，耐壓程度仍然有限，無法做成耐高壓的結(jié)型場效應(yīng)管，而且降低結(jié)的濃度易引起器件電流太小、穩(wěn)定性差等問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供一種JFET管，其耐壓性能有效提高。

為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種JFET管，包括：P型襯底，所述P型襯底作為背柵；在所述P型襯底的上表層中形成N型注入?yún)^(qū)；在所述N型注入?yún)^(qū)的上表層中形成的P型注入?yún)^(qū)，所述P型注入?yún)^(qū)作為正柵；在所述P型注入?yún)^(qū)的上表層中形成的P型重?fù)诫s區(qū)；在所述N型注入?yún)^(qū)上表層的兩端形成的N型重?fù)诫s的漏區(qū)和源區(qū)，正柵靠近所述源區(qū)；所述漏區(qū)與所述P型注入?yún)^(qū)之間的N型注入?yún)^(qū)上形成的第一場氧化層；所述源區(qū)與所述P型注入?yún)^(qū)之間的N型注入?yún)^(qū)上形成的第二場氧化層，所述第一場氧化層下的N型注入?yún)^(qū)上部形成P型摻雜區(qū)，所述P型摻雜區(qū)靠近P型注入?yún)^(qū)一側(cè)與柵極電性相連，構(gòu)成第二JFET結(jié)構(gòu)，所述第二JFET結(jié)構(gòu)的夾斷電壓高于本征JFET結(jié)構(gòu)。

可選的，所述整個P型摻雜區(qū)與第一場氧化層接觸。

可選的，所述P型摻雜區(qū)呈“L”型，靠近所述P型注入?yún)^(qū)一側(cè)與所述第一場氧化層接觸，且與柵極電性相連。

可選的，所述P型摻雜區(qū)與第一場氧化層之間的N型注入?yún)^(qū)靠近漏區(qū)側(cè)與漏極電性相連。

可選的，部分所述第一場氧化層上以及與之相連的部分P型注入?yún)^(qū)上形成第一多晶硅層。

可選的，所述P型摻雜區(qū)通過第一多晶硅層與柵極電性相連。

可選的，部分所述第一場氧化層上以及與之相連的部分漏區(qū)上形成第二多晶硅層。

可選的，所述P型摻雜區(qū)與第一場氧化層之間的N型注入?yún)^(qū)通過第二多晶硅層與漏極電性相連。

可選的，所述N型注入?yún)^(qū)分為第一N型注入?yún)^(qū)和第二N型注入?yún)^(qū)，第二N型注入?yún)^(qū)形成在P型摻雜區(qū)與P型注入?yún)^(qū)之間的第一N型注入?yún)^(qū)上表層中，且所述第二N型注入?yún)^(qū)多子濃度低于第一N型注入?yún)^(qū)。

可選的，所述第二N型注入?yún)^(qū)深度大于P型摻雜區(qū)同時小于P型注入?yún)^(qū)。

相對于現(xiàn)有技術(shù)，本發(fā)明具有以下有益效果：

本發(fā)明JFET管所述第一場氧化層下的N型注入?yún)^(qū)上部形成P型摻雜區(qū)，所述P型摻雜區(qū)與柵極電性相連，構(gòu)成第二JFET結(jié)構(gòu)，JFET管工作時，柵極加負(fù)壓，P型摻雜區(qū)與下面的N型注入?yún)^(qū)形成的PN結(jié)反偏，PN結(jié)耗盡加強(qiáng)，增加漏區(qū)側(cè)N型注入?yún)^(qū)的抗壓能力；所述第二JFET結(jié)構(gòu)的夾斷電壓高于本征JFET結(jié)構(gòu)，使得JFET管不受第二JFET結(jié)構(gòu)影響正常工作。

附圖說明

圖1為本發(fā)明第一實(shí)施例JFET剖面結(jié)構(gòu)示意圖；

圖2為本發(fā)明第二實(shí)施例JFET剖面結(jié)構(gòu)示意圖；

圖3為本發(fā)明第三實(shí)施例JFET剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了更好地理解本發(fā)明，下面結(jié)合附圖以及實(shí)施例對本發(fā)明作進(jìn)一步介紹，實(shí)施例僅限于解釋本發(fā)明，并不對本發(fā)明構(gòu)成任何限定。第一實(shí)施例

如圖1所示，本實(shí)施例JFET管，包括：P型襯底100，所述P型襯底100作為背柵；在所述P型襯底100的上表層中形成N型注入?yún)^(qū)200；在所述N型注入?yún)^(qū)200的上表層中形成的P型注入?yún)^(qū)300，所述P型注入?yún)^(qū)300作為正柵；在所述P型注入?yún)^(qū)300的上表層中形成的P型重?fù)诫s區(qū)310；在所述N型注入?yún)^(qū)200上表層的兩端形成的N型重?fù)诫s的漏區(qū)210和源區(qū)220，正柵靠近所述源區(qū)220；所述漏區(qū)210與所述P型注入?yún)^(qū)300之間的N型注入?yún)^(qū)200上形成的第一場氧化層410；所述源區(qū)220與所述P型注入?yún)^(qū)300之間的N型注入?yún)^(qū)200上形成的第二場氧化層420，所述第一場氧化層410下的N型注入?yún)^(qū)200上部形成P型摻雜區(qū)500，所述P型摻雜區(qū)500靠近P型注入?yún)^(qū)300一側(cè)與柵極電性相連，構(gòu)成第二JFET結(jié)構(gòu)，所述第二JFET結(jié)構(gòu)的夾斷電壓高于本征JFET結(jié)構(gòu)。

本實(shí)施例整個P型摻雜區(qū)500與第一場氧化層410接觸，JFET管工作時，柵極加負(fù)壓，P型摻雜區(qū)500與下面的N型注入?yún)^(qū)200形成的PN結(jié)反偏，PN結(jié)耗盡加強(qiáng)，增加漏區(qū)210側(cè)N型注入?yún)^(qū)200的抗壓能力；所述第二JFET結(jié)構(gòu)的夾斷電壓高于P型注入?yún)^(qū)300、N型注入?yún)^(qū)200以及P型襯底構(gòu)成的本征JFET結(jié)構(gòu)，使得JFET管不受第二JFET結(jié)構(gòu)影響正常工作；漏區(qū)210正電壓逐步增強(qiáng)時，本征JFET結(jié)構(gòu)先夾斷，漏電流不再隨著漏區(qū)220電壓增加而增加，之后第二JFET結(jié)構(gòu)夾斷，進(jìn)一步增強(qiáng)漏區(qū)210側(cè)N型注入?yún)^(qū)200的抗壓能力。

第二實(shí)施例

如圖2所示，本實(shí)施例與第一實(shí)施例不同的是，所述P型摻雜區(qū)500呈“L”型，靠近所述P型注入?yún)^(qū)300一側(cè)與所述第一場氧化層410接觸，且與柵極電性相連，P型摻雜區(qū)500兩側(cè)均與N型注入?yún)^(qū)形成PN結(jié)耗盡，使得相同體積的P型摻雜區(qū)500，達(dá)到的抗壓效果更好，或者達(dá)到相同抗壓效果時所需的P型摻雜區(qū)500的體積更小，節(jié)省成本；

本實(shí)施例P型摻雜區(qū)500與第一場氧化層410之間的N型注入?yún)^(qū)200靠近漏區(qū)210側(cè)與漏極電性相連，使得P型摻雜區(qū)500與第一場氧化層410之間的N型注入?yún)^(qū)200形成的PN結(jié)反向偏置，耗盡加強(qiáng)，抗壓能力加強(qiáng)；

本實(shí)施例，部分所述第一場氧化層410上以及與之相連的部分P型注入?yún)^(qū)300上形成第一多晶硅層610，第一多晶硅層610使得P型注入?yún)^(qū)300電場均勻分布，增加耐壓，且所述P型摻雜區(qū)500可通過第一多晶硅層610實(shí)現(xiàn)與柵極電性相連；同理，部分所述第一場氧化層410上以及與之相連的部分漏區(qū)210上形成第二多晶硅層620，使得漏區(qū)300電場均勻分布，增加耐壓，且所述P型摻雜區(qū)500與第一場氧化層410之間的N型注入?yún)^(qū)200可通過第二多晶硅層620實(shí)現(xiàn)與漏極電性相連。

第三實(shí)施例

如圖3所示，本實(shí)施例相對于第一實(shí)施例，所述N型注入?yún)^(qū)200分為第一N型注入?yún)^(qū)201和第二N型注入?yún)^(qū)202，第二N型注入?yún)^(qū)202形成在P型摻雜區(qū)500與P型注入?yún)^(qū)300之間的第一N型注入?yún)^(qū)201上表層中，且所述第二N型注入?yún)^(qū)202多子濃度低于第一N型注入?yún)^(qū)201，增加N型注入?yún)^(qū)200表層抗電壓能力，所述第二N型注入?yún)^(qū)202深度大于P型摻雜區(qū)500同時小于P型注入?yún)^(qū)300，增強(qiáng)P型摻雜區(qū)500耗盡抗電壓能力，同時減小對溝道區(qū)載流子濃度的影響，進(jìn)而減小對導(dǎo)通電流的影響。