本發(fā)明有關于一種晶片封裝技術，特別為有關于一種晶片封裝體及其制造方法。

背景技術：

隨著電子或光電產(chǎn)品諸如數(shù)字相機、具有影像拍攝功能的手機、條碼掃瞄器(barcodereader)以及監(jiān)視器需求的增加，半導體技術發(fā)展的相當快速，且半導體晶片的尺寸有微縮化(miniaturization)的趨勢，而其功能也變得更為復雜。

大多數(shù)的半導體晶片通常為了效能上的需求而置放于一密封的封裝體，其有助于操作上的穩(wěn)定性。因此，晶片封裝制程是制造電子產(chǎn)品過程中的重要步驟。晶片封裝體除了將晶片保護于其中，使其免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。然而，由于電子或光電產(chǎn)品的功能復雜化，因此增加封裝體的制造困難度及/或可靠度。

圖1是繪示出一晶片封裝體10的剖面示意圖。晶片封裝體10的制作包括將一晶片100(例如，一感測晶片)裝設于一封裝基底200上。接著，進行打線制程，以將接線102電性連接于晶片100導電墊100a與封裝基底200的導電墊200a之間。之后，進行模塑制程以形成封裝層104，其密封封裝基底200、接線102及部分的晶片100而露出晶片100的感測區(qū)。最后，利用噴涂制程在封裝層104的表面及晶片100的感測區(qū)上形成一硬涂層106，以保護晶片100的感測區(qū)。

然而，由于封裝層104與晶片100之間形成高度落差(stepheight)，且硬涂層106的材料在固化以前具有流動性，因而造成硬涂層106的厚度不均而影響晶片封裝體10的裝置效能及可靠度。

因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。

技術實現(xiàn)要素：

本發(fā)明的實施例提供一種晶片封裝體的制造方法，包括：提供一裝置基底，其包括一感測裝置及露出于裝置基底的一表面的多個導電墊；于每一導電墊上對應形成一導電結構；于裝置基底的表面上覆蓋一硬涂層，且硬涂層完全覆蓋位于每一導電墊上的導電結構；以及對硬涂層進行薄化，以露出位于每一導電墊上的導電結構，且使硬涂層及位于每一導電墊上的導電結構具有實質上平坦且彼此切齊的表面。

本發(fā)明的另一實施例提供一種晶片封裝體，包括：一裝置基底，包括一感測裝置及露出于裝置基底的一表面的多個導電墊；一硬涂層，覆蓋裝置基底的表面，且具有分別露出導電墊的多個開口；以及多個導電結構，對應設置于開口內(nèi)，且電性連接至導電墊，其中硬涂層及導電結構具有實質上平坦且彼此切齊的表面。

本發(fā)明不僅能夠維持或改善晶片封裝體的裝置效能及可靠度，還能夠簡化制程及降低制造成本，且有助于后續(xù)對晶片封裝體進行打線制程及模塑制程。

附圖說明

圖1是繪示出一晶片封裝體的剖面示意圖。

圖2a至2c是繪示出本發(fā)明一實施例的晶片封裝體的不同中間制造階段的剖面示意圖。

圖3a至3d是繪示出本發(fā)明另一實施例的晶片封裝體的不同中間制造階段的剖面示意圖。

其中，附圖中符號的簡單說明如下：

10、20、30：晶片封裝體；100：晶片；100a、200a、304、400a：導電墊；102、310：接線；104、312：封裝層；106、308：硬涂層；200：封裝基底；300：本體；301：感測裝置；302：金屬化層；303：裝置基底；306：光阻圖案層；306a：開口；307：導電結構；400：封裝基底。

具體實施方式

以下將詳細說明本發(fā)明實施例的制作與使用方式。然而應注意的是，本發(fā)明提供許多可供應用的發(fā)明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。

本發(fā)明一實施例的晶片封裝體可用以封裝微機電系統(tǒng)晶片。然其應用不限于此，例如在本發(fā)明的晶片封裝體的實施例中，其可應用于各種包含有源元件或無源元件(activeorpassiveelements)、數(shù)字電路或模擬電路(digitaloranalogcircuits)等集成電路的電子元件(electroniccomponents)，例如是有關于光電元件(optoelectronicdevices)、微機電系統(tǒng)(microelectromechanicalsystem,mems)、生物辨識元件(biometricdevice)、微流體系統(tǒng)(microfluidicsystems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(physicalsensor)。特別是可選擇使用晶圓級封裝(waferscalepackage,wsp)制程對影像感測元件、發(fā)光二極管(light-emittingdiodes,leds)、太陽能電池(solarcells)、射頻元件(rfcircuits)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識元件(fingerprint-recognitiondevice)、微制動器(microactuators)、表面聲波元件(surfaceacousticwavedevices)、壓力感測器(processsensors)或噴墨頭(inkprinterheads)等半導體晶片進行封裝。

其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆迭(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layerintegratedcircuitdevices)或系統(tǒng)級封裝(systeminpackage,sip)的晶片封裝體。

請參照圖2c，其繪示出根據(jù)本發(fā)明一實施例的晶片封裝體20的剖面示意圖。在本實施例中，晶片封裝體20包括一裝置基底303。在本實施例中，裝置基底303可包括一本體300以及形成于本體300上的一金屬化層302。在一實施例中，本體300可包括硅本體或其他半導體本體。再者，金屬化層302可包括一介電材料層及位于介電材料層內(nèi)的內(nèi)連接結構(未繪示)。

在本實施例中，裝置基底303的本體300內(nèi)具有一感測裝置301，其鄰近于金屬化層302的下表面。在一實施例中，感測裝置301用以感測生物特征，且可包括一指紋辨識元件。在其他實施例中，感測裝置301用以感測環(huán)境特征，且可包括一電容感測元件或其他適合的感測元件。

再者，裝置基底303的金屬化層302內(nèi)具有一個或一個以上的導電墊304。通常位于金屬化層302內(nèi)的導電墊304可為一頂部金屬層且露出于裝置基底300的一表面(例如，金屬化層302的上表面)。在一實施例中，感測裝置301內(nèi)的感測元件可通過金屬化層302內(nèi)的內(nèi)連接結構而與導電墊304電性連接。

在一實施例中，導電墊304可為單層導電層或具有多層的導電層結構。為簡化圖式，此處僅以單層導電層作為范例說明(如圖2c所示)，且僅繪示出位于裝置基底303內(nèi)的兩個導電墊304作為范例說明。

在本實施例中，晶片封裝體20還包括一硬涂層308設置于裝置基底303的表面上，且位于感測裝置301正上方。硬涂層308作為感測裝置301的保護層并露出裝置基底303的導電墊304。在一實施例中，硬涂層308可包括一高硬度材料，且其硬度(即，摩氏(mohs)硬度)值不小于6。再者，硬涂層308可包括一高介電常數(shù)材料，且其介電常數(shù)為5以上。舉例來說，硬涂層308可包括二甲基乙酰胺(dimethylacetamide,dmac)、鈦酸鍶、二氧化鈦或其他適合的高介電常數(shù)絕緣保護材料。

請參照圖2a至2c，其繪示出根據(jù)本發(fā)明一實施例的晶片封裝體20的不同中間制造階段的剖面示意圖。如圖2a所示，提供一裝置基底303，其包括一本體300以及形成于本體300上的金屬化層302。在一實施例中，本體300可包括硅本體或其他半導體本體。再者，金屬化層302可包括一介電材料層及位于介電材料層內(nèi)的內(nèi)連接結構(未繪示)。在一實施例中，裝置基底303為一晶片。在另一實施例中，裝置基底303為一晶圓，以利于進行晶圓級封裝制程。在本實施例中，裝置基底303包括多個晶片區(qū)。為簡化圖式及說明，此處僅繪示出單一晶片區(qū)中的裝置基底303。

在本實施例中，晶片區(qū)中的裝置基底303內(nèi)具有一感測裝置301及一個或一個以上的導電墊304。通常感測裝置301位于本體300內(nèi)且鄰近于金屬化層302的下表面。再者，導電墊304通常位于金屬化層302內(nèi)且可為一頂部金屬層而鄰近于金屬化層302的上表面。在一實施例中，感測裝置301內(nèi)的感測元件(例如，一指紋辨識元件)可通過裝置基底303內(nèi)的內(nèi)連線結構而與導電墊304電性連接。在一實施例中，導電墊304可為單層導電層或具有多層的導電層結構。為簡化圖式，此處僅以單層導電層作為范例說明，且僅繪示出裝置基底303內(nèi)的兩個導電墊304作為范例說明。

接著，在裝置基底303的表面上覆蓋一光阻材料層(未繪示)。之后，通過光學微影制程來圖案化光阻材料層，以形成光阻圖案層306。在本實施例中，光阻圖案層306具有一開口306a露出裝置基底303的表面且對應于裝置基底303的感測裝置301。在本實施例中，光阻圖案層306用于后續(xù)進行硬涂層(其不易被蝕刻)圖案化。

請參照圖2b，在光阻圖案層306上形成一硬涂層308并完全填滿光阻圖案層306的開口306a。光阻圖案層306上方的硬涂層308的厚度約在5至30微米(μm)范圍。在一實施例中，硬涂層308可包括一高硬度材料，且其硬度值(即，摩氏硬度)不小于6。再者，硬涂層308可包括一高介電常數(shù)材料，且其介電常數(shù)為5以上。舉例來說，硬涂層308可包括二甲基乙酰胺(dimethylacetamide,dmac)、鈦酸鍶、二氧化鈦或其他適合的高介電常數(shù)絕緣保護材料。

請參照圖2c，如先前所述，由于硬涂層308不易被蝕刻，因此利用光阻圖案層306作為犧牲材料進行一掀離(lift-off)制程，以將位于光阻圖案層306上方的硬涂層308的部分移除。舉例來說，利用氧等離子體在硬涂層308內(nèi)形成穿孔(未繪示)而露出位于硬涂層308下方的光阻圖案層306。接著，利用濕式蝕刻經(jīng)由上述孔洞去除光阻圖案層306，使光阻圖案層306上方的硬涂層308的部分也同時被移除，而留下位于感測裝置301上方的硬涂層308的部分。余留的硬涂層308用以作為位于下方的感測裝置301的保護層。

相較于圖1所示的晶片封裝體10，晶片封裝體20的保護層(即，硬涂層308)是在進行打線制程及模塑制程之前利用掀離制程制作而成，因此形成的硬涂層308的厚度具有較佳的均勻性，進而維持或改善晶片封裝體20的裝置效能及可靠度。

請參照圖3d，其繪示出根據(jù)本發(fā)明另一實施例的晶片封裝體30的剖面示意圖，其中相同于前述圖2c的實施例的部件使用相同的標號并省略其說明。在本實施例中，晶片封裝體30包括一裝置基底303。如先前圖2c的實施例所述，裝置基底303可包括一本體300以及形成于本體300上的一金屬化層302。裝置基底303的本體300內(nèi)具有一感測裝置301，其鄰近于金屬化層302的下表面，且可包括一指紋辨識元件。裝置基底303的金屬化層302內(nèi)具有一個或一個以上的導電墊304，其露出于裝置基底300的一表面，且可通過金屬化層302內(nèi)的內(nèi)連接結構(未繪示)而與感測裝置301內(nèi)的感測元件電性連接。

在一實施例中，導電墊304可為單層導電層或具有多層的導電層結構。為簡化圖式，此處僅以位于裝置基底303內(nèi)的兩個單層導電墊304作為范例說明(如圖3d所示)。

在本實施例中，晶片封裝體30還包括一硬涂層308覆蓋裝置基底303的表面。不同于圖2c的實施例，硬涂層308內(nèi)具有多個開口對應于導電墊304且露出導電墊304。如先前圖2c的實施例所述，硬涂層308可包括一高硬度材料，且其硬度值不小于6。再者，硬涂層308可包括一高介電常數(shù)材料，且其介電常數(shù)為5以上。舉例來說，硬涂層308可包括二甲基乙酰胺(dimethylacetamide,dmac)、鈦酸鍶、二氧化鈦或其他適合的高介電常數(shù)絕緣保護材料。

在本實施例中，晶片封裝體30還包括多個導電結構307，對應設置于硬涂層308的開口內(nèi)而與導電墊304形成電性連接。再者，硬涂層308及導電結構307具有實質上平坦且彼此切齊的表面。舉例來說，硬涂層308的上表面與導電結構307的上表面為共平面，而硬涂層308的下表面與導電結構307的下表面也可為共平面。在一實施例中，導電結構307包括金屬凸塊或金屬柱體。再者，導電結構307可包括金、銀、錫、銅或其合金。

在本實施例中，晶片封裝體30還包括一封裝基底400，具有導電墊400a位于其上。裝置基底303裝設于封裝基底400上。在本實施例中，晶片封裝體30還包括一封裝層312及埋設于封裝層312內(nèi)的多個接線310。封裝層312設置于封裝基底400上，以密封硬涂層308及裝置基底303。封裝層312包括一開口，使對應于感測裝置301的硬涂層308的部分露出于封裝層312。在本實施例中，封裝層312可包括環(huán)氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環(huán)丁烯(butylcyclobutene,bcb)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物、或丙烯酸酯(acrylates))、或其他適合的絕緣材料。

請參照圖3a至3d，其繪示出根據(jù)本發(fā)明另一實施例的晶片封裝體30的不同中間制造階段的剖面示意圖，其中相同于前述圖2a至2c的實施例的部件使用相同的標號并省略其說明。如圖3a所示，提供一裝置基底303，其包括一本體300以及形成于本體300上的金屬化層302。在一實施例中，裝置基底303為一晶片。在另一實施例中，裝置基底303為一晶圓，以利于進行晶圓級封裝制程。在本實施例中，裝置基底303包括多個晶片區(qū)。為簡化圖式及說明，此處僅繪示出單一晶片區(qū)中的裝置基底303。

在本實施例中，晶片區(qū)中的裝置基底303的本體300內(nèi)具有一感測裝置301，其鄰近于金屬化層302的下表面，且可包括一指紋辨識元件。裝置基底303的金屬化層302內(nèi)具有一個或一個以上的導電墊304，其露出于裝置基底300的一表面，且可通過金屬化層302內(nèi)的內(nèi)連接結構(未繪示)而與感測裝置301內(nèi)的感測元件電性連接。為簡化圖式，此處僅繪示出裝置基底303內(nèi)的兩個單層導電墊304作為范例說明。

接著，于每一導電墊304上對應形成一導電結構307，以作為導電墊304的延伸部或導電通道。在一實施例中，導電結構307可包括金屬凸塊或金屬柱體。再者，導電結構307可包括金、銀、錫、銅或其合金。在一實施例中，可通過植球(ballbumping)制程形成導電結構307。在其他實施例中，也可利用電鍍制程、濺鍍制程或其他適合的沉積制程形成導電結構307。

請參照圖3b，于裝置基底300的表面上覆蓋一硬涂層308，且完全覆蓋位于每一導電墊304上的導電結構307。亦即，導電結構307完全埋入硬涂層308內(nèi)而未露出于硬涂層308的表面。在一實施例中，可通過印刷、涂布制程形成硬涂層308。如先前所述，硬涂層308可包括一高硬度材料，且其硬度值不小于6。再者，硬涂層308可包括一高介電常數(shù)材料，且其介電常數(shù)為5以上。舉例來說，硬涂層308可包括二甲基乙酰胺(dimethylacetamide,dmac)、鈦酸鍶、二氧化鈦或其他適合的高介電常數(shù)絕緣保護材料。

請參照圖3c，對硬涂層308進行薄化或平坦化制程，以露出位于每一導電墊304上的導電結構307。舉例來說，薄化制程可包括化學機械研磨(chemicalmechanicalpolishing,cmp)制程、機械研磨(mechanicalgrinding)制程或其他適合的平坦化制程。在進行薄化制程之后，硬涂層308及導電結構307具有實質上平坦且彼此切齊的表面。舉例來說，硬涂層308的上表面與導電結構307的上表面為共平面。

請參照圖3d，提供一封裝基底400，其具有導電墊400a。圖3c的結構裝設于封裝基底400上。接著，進行打線接合制程，使多個接線310電性連接于硬涂層308內(nèi)的導電結構307與封裝基底400的導電墊400a之間。之后，進行一模塑制程，以在封裝基底400上形成一封裝層312，其密封硬涂層308、裝置基底303及接線310。封裝層312包括一開口，使對應于感測裝置301的硬涂層308的部分露出于封裝層312。

根據(jù)圖3a至3d的實施例，由于晶片封裝體30的保護層(即，硬涂層308)是在進行打線制程及模塑制程之前利用平坦化制程制作而成，因此相較于圖1所示的晶片封裝體10，硬涂層308的厚度具有較佳的均勻性，進而維持或改善晶片封裝體20的裝置效能及可靠度。再者，如以上所述，由于硬涂層308利用平坦化制程制作而成，因此無需使用任何光學微影制程及掀離制程。相較于圖2a至圖2c所示的晶片封裝體20的制作，可進一步簡化制程及降低制造成本。再者，由于硬涂層308與導電結構307為實質上共平面，因此有助于后續(xù)對晶片封裝體30進行打線制程及模塑制程。

以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權利要求書所界定的范圍為準。