半導體器件及其制造方法與流程

文檔序號：11656194閱讀：263來源：國知局

相關申請的交叉引用

這里通過參考并入2015年12月9日提交的日本專利申請no.2015-240421的全部公開內容，包括說明書，附圖和摘要。

本發(fā)明涉及一種半導體器件及其制造方法，該半導體器件及其制造方法適合在例如使用氮化物半導體的半導體器件中使用。

背景技術：

最近，使用其帶隙大于硅(si)的iii-v族化合物的半導體器件已引起關注。其中，從大的電介質擊穿場、高的電子飽和速度、高的熱導率、在algan和gan之間形成良好的異質結的能力以及使用無毒且因此高度安全的材料的觀點來看，使用氮化鎵(gan)的misfet(金屬絕緣體半導體場效應晶體管)是有利的。

例如，專利文獻1(日本未審查專利申請公開no.2006-245564)描述了通過使具有algan/gan異質結的fet的溝道的長方向平行于六方晶的c軸方向，可以抑制由于柵極電極的形成而將另外發(fā)生的溝道區(qū)中的壓電電荷的產生。

[專利文獻]

[專利文獻1]日本未審查專利申請公開no.2006-245564

技術實現(xiàn)要素：

當鎢(w)用作具有algan/gan異質結的fet的柵極電極的材料以降低柵極電極的電阻時，由于鎢膜的拉伸應力而產生壓電極化電荷，而壓電極化電荷使得fet的控制很困難。

其它問題和新穎特征將從這里的描述和附圖中顯而易見。

下面將簡要概述本申請公開的實施例中的典型的實施例。

在本發(fā)明的實施例中，提供了一種具有包括氮化物半導體的misfet的半導體器件，其中，構成柵極電極的鎢膜具有其晶粒尺寸小于勢壘金屬膜的晶粒，該勢壘金屬膜構成柵極電極但是形成在鎢膜下方。

在本發(fā)明的另一個實施例中，還提供了一種制造具有包括氮化物半導體的misfet的半導體器件的方法，該方法包括在不超過300w的直流功率條件下通過濺射形成構成柵極電極的鎢膜。

在本申請中公開并且在以下典型實施例中示出的半導體器件可以具有改進的性能。特別地，可以獲得具有良好的開/關可控性并且能夠以高速操作的misfet。

在本申請中公開并且在以下典型實施例中示出的制造半導體器件的方法可以提供具有良好性能的半導體器件。特別地，可以提供具有良好的開/關可控性并且能夠以高速操作的misfet。

附圖說明

圖1是示出根據(jù)本發(fā)明第一實施例的半導體器件的橫截面視圖；

圖2是示出根據(jù)本發(fā)明第一實施例的半導體器件的橫截面視圖；

圖3是示出構成柵極電極的鎢膜的應力與algan的間隙距離之間的關系的圖；

圖4是示出根據(jù)本發(fā)明第一實施例的半導體器件的制造方法的橫截面視圖；

圖5是示出接著圖4的半導體器件的制造方法的橫截面視圖；

圖6是示出接著圖5的半導體器件的制造方法的橫截面視圖；

圖7是示出接著圖6的半導體器件的制造方法的橫截面視圖；

圖8是在根據(jù)本發(fā)明第一實施例的半導體器件的制造步驟中使用的濺射裝置的橫截面視圖；

圖9是描述接著圖7的半導體器件的制造步驟的橫截面視圖；

圖10是描述接著圖9的半導體器件的制造步驟的橫截面視圖；

圖11是描述接著圖10的半導體器件的制造步驟的橫截面視圖；

圖12是描述接著圖11的半導體器件的制造步驟的橫截面視圖；

圖13是描述接著圖12的半導體器件的制造步驟的橫截面視圖；

圖14是描述接著圖13的半導體器件的制造步驟的橫截面視圖。

圖15是示出用于形成鎢膜的濺射時的直流功率與通過濺射形成的鎢膜中的應力之間的關系的圖；

圖16是示出根據(jù)本發(fā)明第二實施例的半導體器件的橫截面視圖；

圖17是根據(jù)本發(fā)明第二實施例的半導體器件的橫截面視圖；和

圖18是示出比較示例的半導體器件的橫截面視圖。

具體實施方式

下面將基于一些附圖詳細描述本發(fā)明的實施例。在用于描述若干實施例的所有附圖中，具有相同功能的部件將由相同的附圖標記表示，并且將省略重復的描述。在以下實施例中，除非另有特別需要，否則原則上不重復對相同或類似部分的描述。

(第一實施例)

下面將參照一些附圖詳細描述本實施例的半導體器件。

[結構的描述]

圖1是示出本實施例的半導體器件的組成的橫截面視圖。

本實施例的半導體器件是使用氮化物半導體的mis(金屬絕緣體半導體)型場效應晶體管(fet)。該半導體器件也稱為“高電子遷移率晶體管(hemt)”或“功率晶體管”。本實施例的半導體器件是所謂的凹柵型半導體器件。

在本實施例的半導體器件中，如圖1所示，在襯底sb上依次堆疊有溝道層ch和勢壘層(緩沖層)ba。將在其中形成晶體管的有源區(qū)通過元件隔離區(qū)(未示出)被劃分。襯底sb例如是具有1ω·cm的電阻率并且由具有暴露(111)面的硅(si)制成的半導體襯底。溝道層ch例如是氮化鎵(gan)層。勢壘層ba例如是algan(alxga(1-x)n)層。構成勢壘層ba的algan層具有例如約0.03μm的厚度。該algan層具有不大于的間隙距離(c軸)。algan和gan之間具有良好的異質結。

勢壘層ba上具有絕緣膜if1。當將柵極電極ge圖案化時，該絕緣膜if1用作蝕刻停止層。例如，絕緣膜if1由氮化硅膜(si3n4膜，含有氮化硅的膜)構成。絕緣膜if1在其上表面上具有溝槽t，該溝槽t貫穿絕緣膜if1和勢壘層ba并且到達溝道層ch的深度的中間。在溝槽t中和在絕緣膜if1上經由柵極絕緣膜gi具有柵極電極ge。溝道層ch和勢壘層ba均由氮化物半導體制成，并且勢壘層ba的氮化物半導體具有比溝道層ch的帶隙寬的帶隙。

柵極絕緣膜gi是堆疊膜，該堆疊膜包括絕緣膜if1、形成在勢壘層ba和溝道層ch中的每一個上的絕緣膜if2以及形成在絕緣膜if2上的絕緣膜if3。絕緣膜if2例如由氧化鋁(al2o3，氧化鋁)膜制成，而絕緣膜if3例如由氧化鉿(hfo2)膜制成。在本實施例中，將描述具有如上所述的堆疊結構的柵極絕緣膜gi，但柵極絕緣膜gi也可以僅包括絕緣膜if2或if3。

柵極電極ge是堆疊膜，該堆疊膜包括勢壘金屬膜bm和鎢(w)膜wf，勢壘金屬膜bm是形成在柵極絕緣膜gi上的導電膜，鎢(w)膜wf是形成在勢壘金屬膜bm上的導電膜。勢壘金屬膜bm和鎢膜wf各自具有包含多個晶粒體(晶粒)的多晶結構。包括柵極電極ge和柵極絕緣膜gi的堆疊膜位于溝槽t內、在溝槽t的正上方并且在緊鄰溝槽t的絕緣膜if1的正上方。鎢膜wf不具有拉伸應力。這意味著鎢膜wf具有0的應力或壓縮應力。

勢壘金屬膜bm用于防止在構成柵極電極ge的鎢膜wf中的鎢在柵極絕緣膜gi等中擴散。由此，可以防止由于鎢的擴散導致的擊穿電壓的降低。勢壘金屬膜bm還用于增強鎢膜和柵極絕緣膜gi之間的粘附力，其中，鎢膜是柵極電極ge的主導體，柵極絕緣膜gi是柵極電極ge的下覆膜。

勢壘金屬膜bm由例如氮化鈦(tin)膜制成。作為勢壘金屬膜bm的材料，不僅可以使用氮化鈦，而且可以使用鈦(ti)、鉭(ta)或氮化鉭(tan)。換言之，作為勢壘金屬膜bm的材料，可以使用鈦(ti)或鉭(ta)或其氮化物化合物。

二維電子氣2deg形成在溝道層ch和勢壘層ba之間的界面附近的區(qū)域中，并且形成在溝道層ch的側面上。當對柵極電極ge施加閾值電位時，溝道形成在柵極絕緣膜gi和溝道層ch之間的界面附近。

二維電子氣2deg通過以下機理形成。構成溝道層ch和勢壘層ba的各自的氮化物半導體(這里為基于氮化鎵的半導體)在帶隙(禁帶寬度)和電子親和力上有所不同。因此，在這些半導體的結表面處形成阱電位。電子在該阱電位中累積，并且結果，在溝道層ch和勢壘層ba之間的界面附近形成二維電子氣2deg。

在溝道層ch和勢壘層ba之間的界面附近形成的二維電子氣2deg被其中具有柵極電極ge的溝槽t分開。因此，在本實施例的半導體器件中，在不對柵極電極ge施加閾值電位時可以維持截止狀態(tài)，而在對柵極電極ge施加閾值電位時形成溝道并可以維持導通狀態(tài)。因此，可以執(zhí)行常關操作。

包括柵極絕緣膜gi和柵極電極ge的堆疊膜和絕緣膜if1的上表面被覆蓋有層間絕緣膜es和層間絕緣膜il，層間絕緣膜es和層間絕緣膜il連續(xù)形成在堆疊膜和絕緣膜if1上。層間絕緣膜es例如由氮化硅膜(si3n4膜)制成，而層間絕緣膜il例如由氧化硅(sio2膜)制成。層間絕緣膜il具有平坦化的上表面。

柵極電極ge兩側上的勢壘層ba分別在其上具有源極電極se和漏極電極de。柵極電極ge、源極電極se、漏極電極de和溝道層ch構成misfet，misfet是gan功率器件。這意味著，源極電極se、柵極電極ge和漏極電極de沿著半導體襯底sb的主表面在一個方向上并列。

勢壘層ba的上表面經由歐姆層與源極電極se具有歐姆接觸。勢壘層ba的上表面經由歐姆層與漏極電極de具有歐姆接觸。源極電極se包括耦合部分(插頭)和該耦合部分上的布線部分，該耦合部分位于貫穿層間絕緣膜es和il的接觸孔cs中。漏極電極de包括耦合部分(插頭)和該耦合部分上的布線部分，該耦合部分位于貫穿層間絕緣膜es和il的接觸孔cd中。換言之，層間絕緣膜il在其上表面上方具有源極電極se和漏極電極de中的每一個的布線部分。

源極電極se和漏極電極de中的每一個的布線部分以及層間絕緣膜il的上表面覆蓋有保護絕緣膜pro。保護絕緣膜pro是由例如氮氧化硅(sion)制成的鈍化膜。柵極電極ge經由位于貫穿層間絕緣膜es和il的接觸孔(未示出)中的耦合部分(插頭)與柵極布線(未示出)電耦合。

圖2是示出本實施例的半導體器件的橫截面視圖，并且它是圖1所示的柵極電極ge的局部放大橫截面視圖。圖2是橫截面視圖，但為了便于理解，省略了剖面線。

圖2示出構成柵極電極ge的勢壘金屬膜bm和鎢膜wf的堆疊結構的橫截面。勢壘金屬膜bm包括由例如氮化鈦制成的多個晶粒g2，而鎢膜wf包括由鎢(w)制成的多個晶粒g1。

晶粒g2具有例如10nm或更大的晶粒尺寸。另一方面，晶粒g1具有5nm或更小的晶粒尺寸。因此，鎢膜wf的晶粒g1的晶粒尺寸小于勢壘金屬膜bm的晶粒g2的晶粒尺寸。本文所用的術語“晶粒尺寸”是指當預定的膜具有多個晶粒時，通過求多個晶粒中每一個的長直徑和短直徑的平均值，然后求所得晶粒值的平均值，來確定的平均晶粒尺寸。

當晶粒g1的晶粒尺寸為5nm或更小時，一個晶粒g1不從鎢膜wf的底表面延伸到頂表面，因為晶粒g1的晶粒尺寸小于鎢膜wf的厚度。這意味著構成鎢膜wf的底表面的晶粒g1和構成該鎢膜wf的頂表面的晶粒g1之間具有另一晶粒g1。相反，構成鎢膜wf的頂表面的晶粒g1和構成鎢膜wf的底表面的晶粒g1之間具有另一晶粒g1。此外，與鎢膜wf的頂表面和底表面分離，鎢膜wf具有在其中形成的晶粒g1。

圖1中所示的misfet操作如下。在沒有漏極電壓施加到漏極電極de的截止狀態(tài)下，從源極電極se提供的電子落入阱電位中，并且在那里形成高密度電子聚集體(二維電子氣)，該阱電位存在于algan層和gan層之間的界面附近的區(qū)域中以及gan側面上。二維電子氣可以沿著algan層和gan層之間的異質界面自由移動，形成作為阱電位中的電子的路徑的溝道。

當在該狀態(tài)下向柵極電極ge施加預定電位并施加漏極電壓時，二維電子氣將電子從負電極(源極電極se)向正電極(漏極電極de)傳送，同時保持高電子遷移率和高電子濃度。因此，電流在源極和漏極之間流動。通過極化效應，在algan層和gan層之間的界面處產生二維電子氣。通過增強極化效應，二維電子氣的濃度增加。這使得能夠以更高的速度操作misfet。例如，通過施加應力以在c軸方向上壓縮溝道部分來增強極化效應。術語“c軸”是指圖1中的垂直方向軸。換言之，c軸是沿著圖1中的深度方向的軸。

本實施例的主要特征在于，鎢膜wf的晶粒g1的晶粒尺寸為5nm或更小，并且小于勢壘金屬膜bm的晶粒g2的晶粒尺寸。本實施例的半導體器件的特征還在于，鎢膜wf沒有拉伸應力，因為鎢膜wf具有小的晶粒尺寸；并且由于鎢膜wf沒有拉伸應力，所以構成勢壘層ba的algan的間隙距離(c軸)為或更小。這里使用的術語“間隙距離”是指作為主晶軸的c軸中的晶格之間的距離。

下面將參照圖3和圖18描述本實施例的半導體器件的優(yōu)勢。圖3是示出構成柵極電極的鎢膜的應力與algan的間隙距離之間的關系的圖。圖18是示出比較示例的半導體器件的柵極電極的橫截面視圖。

將作為氮化物半導體的gan用于電流流經的通路的gan功率器件具有大的絕緣擊穿場，并且因此該gan功率器件與形成在硅(si)襯底上的元件相比可以具有改善的擊穿電壓。這有助于gan功率器件的小型化。此外，gan功率器件能夠以高速操作，因為它具有低導通電阻和高飽和電子速度。這意味著，使用作為gan功率器件的misfet(功率晶體管)可以實現(xiàn)高速開關操作。

這里描述的misfet具有橫向結構，其中源極、柵極和漏極的所有電極存在于同一平面上，因為存在于algan層和gan層之間的界面處的二維電子氣用作電流通路。

當將具有低于硅(si)的電阻的鎢(w)用作misfet的柵極電極的材料時，所得到的gan功率器件可以由于柵極電極的電阻的降低而具有增強的高速操作性能。換言之，將由鎢膜和勢壘金屬膜(例如，tin膜)組成的堆疊結構用于柵極電極可以增強偏振效應，從而增加二維電子氣濃度。這使得所得元件以增加的速度操作。此外，鎢膜具有另一個優(yōu)勢，即它可以容易地以良好的精度加工(圖案化)。

然而，當在相對高的直流功率條件下形成例如通過濺射待形成的鎢膜時，該鎢膜由于晶粒的晶粒尺寸的增加而成為具有拉伸應力的膜。與襯底的中心部分相比，這種具有拉伸應力并且在襯底上形成為柵極絕緣膜的鎢膜抬高了襯底的端部部分。因此，向襯底施加應力，以將其轉換成碗狀形狀。這對應于c軸方向上的間隙距離的增加。在這種情況下，氮化物半導體特有的壓電極化電荷由于上述應力在algan層和gan層之間的界面中積累，并且所得的misfet不能具有期望的晶體管特性。

具體來說，壓電極化電荷降低了misfet的閾值電壓，并且導致misfet變成常開元件。與常關misfet相比，常開misfet難以在導通狀態(tài)和截止狀態(tài)之間切換，因此它不滿足開關元件所必需的特性。簡而言之，常開misfet難以在導通和截止之間進行控制，使得這種misfet不適合使用。

因此，通過將具有大拉伸應力的鎢膜用于柵極電極不能獲得常關misfet。在這種情況下，由于不可能利用將低電阻鎢膜用于柵極電極的優(yōu)勢，gan功率器件失去其優(yōu)點，即，高速可操作性。簡而言之，這樣獲得的半導體器件具有劣化的性能。

此外，當在襯底上將具有拉伸應力的鎢膜形成為柵極絕緣膜時，在襯底和柵極絕緣膜(該柵極絕緣膜提供在柵極電極和襯底之間)之間的界面處產生缺陷能級，并且在缺陷能級中俘獲諸如電子或空穴之類的載流子。這意味著在柵極絕緣膜和襯底之間的界面處出現(xiàn)陷阱能級。在這種情況下，在陷阱能級中俘獲載流子，因此電荷積聚在柵極絕緣膜和襯底之間的界面中，從而引起misfet的閾值電壓的變化。結果，這樣制造的半導體器件的可靠性降低。

因此，本發(fā)明人測試了配備有包括具有拉伸應力的鎢膜的柵極電極的常開misfet。結果發(fā)現(xiàn)，構成具有拉伸應力的鎢膜的晶粒具有大的晶粒尺寸；并且常開misfet的algan層(勢壘層)在c軸方向上的間隙距離大于預定值。

如作為比較示例的圖18所示，構成柵極電極ge的鎢膜wfa具有多個晶粒g3，各個晶粒g3具有相對大的晶粒尺寸。例如，晶粒g3是在鎢膜wfa的厚度方向上延伸的柱狀晶粒體，并且它們具有超過5nm的晶粒尺寸。當晶粒g3具有特別大的晶粒尺寸時，晶粒g3之一從鎢膜wfa的底表面延伸到頂表面。

假定將受構成勢壘金屬膜bm的粒子g2的晶粒尺寸的影響而形成這種晶粒g3。晶粒g3的晶粒尺寸可以等于晶粒g2的晶粒尺寸，或者晶粒g3的晶粒尺寸可以大于晶粒g2的晶粒尺寸。當鎢膜wfa形成為與勢壘金屬bm的頂表面鄰接時，鎢膜wfa的晶粒g3可能具有增加的晶粒尺寸，使得鎢膜wfa趨向于具有大的拉伸強度。

基于使用xrd(x射線衍射)的測試，本發(fā)明人還發(fā)現(xiàn)，配備有包括具有拉伸應力的鎢膜的柵極電極的常開misfet的algan層(勢壘層)在c軸方向上的間隙距離大于圖3示出本發(fā)明人測量的閾值電壓和間隙距離之間的關系。在圖3的圖中，algan層(勢壘層)的間隙距離沿橫坐標繪制，而misfet的閾值電壓沿圖的縱坐標繪制。

如圖3所示，在常開misfet中，即閾值電壓小于0v的misfet中，algan層的間隙距離越大，負方向的閾值電壓越大。algan層的間隙距離在0v的閾值電壓時為0v的閾值電壓是misfet變?yōu)槌ｉ_型或常關型時的邊界值。這表明常開misfet的algan層的間隙距離大于

如上所述，間隙距離的增加和閾值電壓的降低之間的相關性如下發(fā)生。algan層的間隙距離隨著構成misfet的柵極電極的鎢膜的拉伸應力的增加而增加，并且隨著拉伸應力的增加，壓電極化電荷的數(shù)量增加，而misfet的閾值電壓降低。因此，algan層的間隙距離取決于鎢膜的應力而變化。

基于上述測試結果，本發(fā)明人研究了通過將不具有拉伸應力的鎢膜形成為待用于柵極電極的低電阻導電膜來實現(xiàn)常關misfet。因此，在本實施例中，將圖2中所示的具有晶粒尺寸為5nm或更小的晶粒g1的鎢膜wf形成為柵極電極ge的一部分，以將鎢膜wf中的應力調整為0mpa或壓縮應力。此外，通過將常關misfet形成為其algan層具有或更小的間隙距離的misfet，可以獲得具有0v或更高的閾值電壓的常關misfet。

具體地說，具有小晶粒尺寸的鎢膜wf具有小的拉伸應力，因此即使將其形成為構成柵極電極ge的膜，也可以防止壓電極化電荷的產生。與使用具有拉伸應力的鎢膜的misfet相比，在其柵極電極ge中包括具有小晶粒尺寸的鎢膜wf的misfet可以具有在正方向上增加的閾值電壓。在本實施例中，通過將由晶粒尺寸比勢壘金屬的粒子g2的晶粒尺寸小的晶粒g1制成的鎢膜wf形成為柵極電極ge的構成膜，可以實現(xiàn)上述優(yōu)勢。特別地，具有不超過5nm的晶粒尺寸的晶粒g1可以有效地增加閾值電壓，因為鎢膜wf不具有拉伸應力。

通過測量構成勢壘層ba的algan層的間隙距離可知，例如通過采用上述的結構，圖1所示的鎢膜wf的應力變?yōu)?或壓縮應力。這意味著，當misfet不是常開型時，即，misfet的閾值電壓是不小于0v的正值時，algan層的間隙距離如圖3所示為或更大。因此，通過將具有這樣的應力的鎢膜形成為構成柵極電極ge的一部分或全部的鎢膜wf，以將構成勢壘層ba的algan層的間隙距離調整至或更大，可以獲得常關misfet。

因此，可以在防止產生壓電極化電荷的同時獲得常關misfet，該常關misfet是配備有包括低電阻鎢膜wf的柵極電極ge的gan功率器件。這意味著可以減小為常關型并因此具有良好可控性的misfet的柵極電極ge的電阻，從而可以實現(xiàn)能夠以更高速度操作的misfet。因此，半導體器件可以具有改善的性能。

此外，通過使用構成柵極電極ge的具有0應力或壓縮應力的鎢膜wf，在襯底和柵極絕緣膜之間的界面處產生陷阱能級，該柵極絕緣膜提供在柵極電極和襯底之間。這使得防止misfet的閾值電壓的變化是可能的。結果，可以提高半導體器件的可靠性。

[制造方法的描述]

接下來，將參照圖4到圖14描述本實施例的半導體器件的制造方法。圖4到圖7以及圖9到圖14是示出本實施例的半導體器件的制造方法的橫截面視圖。圖8是在本實施例的半導體器件的制造步驟中使用的濺射裝置的橫截面視圖。

如圖4所示，提供襯底sb并且在襯底sb上形成溝道層ch。作為襯底，例如，使用由具有暴露(111)表面并且具有1ω·cm電阻率的硅(si)制成的半導體襯底。作為溝道層ch，通過金屬有機化學氣相沉積(mocvd)等在襯底上異質外延生長氮化鎵(gan)層。這樣形成的溝道層ch具有例如約1μm的厚度。

接下來，作為勢壘層ba，例如，通過金屬有機化學氣相沉積等在溝道層ch上異質外延生長algan(alxga(1-x)n)層。algan層的膜厚度例如為約0.03μm。

以這種方式，形成溝道層ch和勢壘層ba的堆疊層。該堆疊層通過上述的異質外延生長形成，即，其中它們在[0001]晶軸(c軸)方向上堆疊的iii族的平面生長。換言之，上述的堆疊層通過(0001)ga平面生長形成。在溝道層ch和勢壘層ba之間的該堆疊層的界面附近形成二維電子氣2deg。

接下來，在勢壘層ba上形成絕緣膜if1。作為絕緣膜if1，例如，通過cvd(化學氣相沉積)等在勢壘層ba上沉積氮化硅膜(si3n4膜，含有氮化硅的膜)。

接下來，盡管未示出，但通過光刻在絕緣膜if1上形成用于打開元件隔離區(qū)域的光致抗蝕劑膜。以所得的光致抗蝕劑膜作為掩模，然后注入硼(b)或氮(n)。硼(b)或氮(n)經由絕緣膜if1注入到溝道層ch和勢壘層ba中。將諸如硼(b)或氮(n)的離子種類注入到溝道層ch和勢壘層ba中改變了晶體狀態(tài)并增加了電阻。以這種方式，形成元件隔離區(qū)域。此后去除光致抗蝕劑膜。由該元件隔離區(qū)域包圍的區(qū)域成為有源區(qū)域。

接下來，如圖5所示，通過光刻在絕緣膜if1上形成光致抗蝕劑膜pr1，光致抗蝕劑膜pr1在有源區(qū)域中具有開口部分。接著，以光致抗蝕劑膜pr1作為掩模，蝕刻絕緣膜if1。在使用通過光刻(曝光、顯影)被加工成期望形狀的光致抗蝕劑膜或硬掩模膜作為掩模的同時，通過蝕刻將下覆層的材料加工成期望的形狀，被稱為圖案化。作為用于氮化硅膜和氧化硅膜的蝕刻氣體，例如可以使用諸如cf4，chf3之類的氣體。因此，具有開口部分的絕緣膜if1形成在勢壘層ba上。換言之，勢壘層ba的上表面從絕緣膜if1的開口部分的底部露出。

接下來，如圖6所示，以光致抗蝕劑膜pr1作為掩模，蝕刻勢壘層ba和溝道層ch以形成溝槽t，溝槽t貫穿絕緣膜if1和勢壘層ba并且到達溝道層ch的中間。作為蝕刻氣體，例如使用基于鹵素的氣體(cl2，hbr，bcl3等)，并且在等離子體氣氛中進行干蝕刻。作為等離子體源，例如可以使用icp(電感耦合等離子體)。通過該蝕刻，去除開口部分下面的溝道層ch的表面部分和勢壘層ba，并且從開口部分的底部露出溝道層ch。

接下來，如圖7所示，去除光致抗蝕劑膜pr1。然后，在溝槽t中和絕緣膜if1上形成將構成柵極絕緣膜gi的絕緣膜。這里，絕緣膜由包括絕緣膜if2和堆疊在絕緣膜if2上的絕緣膜if3的堆疊膜形成。作為絕緣膜if2，通過ald(原子層沉積)或類似方法在溝槽中和絕緣膜if1上沉積厚度為約0.1μm的氧化鋁(氧化鋁，al2o3)膜。作為絕緣膜if3，通過ald等方法在絕緣膜if2上形成氧化鉿膜(hfo2膜)，氧化鉿膜(hfo2膜)是具有比氧化硅膜的介電常數(shù)高的介電常數(shù)的高介電常數(shù)膜。

作為柵極絕緣膜gi，可以僅形成絕緣膜if2或if3中的任一個來代替上述堆疊結構。作為絕緣膜if2，不僅可以使用氧化鋁膜，而且可以使用氧化硅膜。作為絕緣膜if3，不僅可以使用氧化鉿膜(hfo2膜)，而且可以使用其它基于鉿的絕緣膜，諸如鋁酸鉿膜、hfon膜(鉿氮氧化物膜)、hfsio膜(硅酸鉿膜)、hfsion膜(鉿氧氮化硅膜)或hfalo膜。絕緣膜if3的材料的示例可以包括氧化鋯(zro2)、氧化鉭(ta2o5)和氧化鈦(tio2)。

接下來，在柵極絕緣膜gi上形成導電膜，該導電膜在后續(xù)步驟中將作為柵極電極ge(參照圖9)。作為導電膜，按提及的順序形成勢壘金屬膜bm和鎢膜wf。具體而言，例如，使用濺射法或cvd在柵極絕緣膜gi上沉積堆疊膜，該堆疊膜例如包括作為勢壘金屬膜bm的氮化鈦(tin)膜和其上的鎢(w)膜wf。

勢壘金屬膜bm是導電膜，導電膜是為了防止鎢從鎢膜wf擴散以及為了提高鎢膜wf和柵極絕緣膜gi之間的粘附性而提供的。作為勢壘金屬膜bm的材料，不僅可以使用氮化鈦，而且可以使用鈦(ti)、鉭(ta)或氮化鉭(tan)。換言之，作為勢壘金屬膜bm的材料，可以使用鈦(ti)或鉭(ta)或其氮化物化合物。

圖8所示的濺射裝置用于濺射以形成勢壘金屬膜bm和鎢膜wf。如圖8所示，濺射裝置配備有腔室chms。腔室chms具有泵pm，泵pm與腔室chms耦合并且從腔室chms排出氣體以抽空腔室chms。這意味著腔室chms是可以被制成真空的真空腔室。另外，腔室chms具有氬氣供應源ars，氬氣供應源ars與腔室chms耦合并且向腔室chms供應氬氣(ar)。腔室chms和泵pm之間，腔室chms和氬氣供應源ars之間分別具有打開或關閉管道的閥va1和va2。

腔室chms包括具有底部和側壁的容器cha，并且容器cha上具有環(huán)形適配器a4。適配器a4在其上有靶tg，該靶tg放置成將蓋放置在環(huán)形適配器a4上的開口部分上。例如，用于形成由例如tin膜制成的勢壘金屬膜bm(參考圖7)的靶tg的材料是ti(鈦)，并且在氬和氮的混合氣體氣氛中進行濺射。用于形成鎢膜wf(參照圖7)的靶tg的材料是鎢(w)。由于腔室chms用容器cha、適配器a4和靶tg氣密地封閉，所以在閥va1打開的情況下通過泵pm從腔室chms排出氣體，可以將腔室chms排空。

適配器a4和靶tg之間具有環(huán)形的o形環(huán)or4，并且o形環(huán)防止腔室chms外部的氣體被吸入腔室chms。適配器a4例如由al(鋁)制成，并且o形環(huán)or4例如由cu(銅)制成。

腔室chms在其內部的中心處具有晶片載臺st1，晶片載臺st1上具有半導體晶片wfr。將在包括圖6所示的襯底sb的半導體晶片wfr上形成膜。晶片載臺st1由放置在其下方的軸sh1支撐。晶片載臺st1具有從載臺的頂表面貫通至底表面的孔部分，在孔部分的正下方具有能夠垂直移動的銷pn。

銷pn固定到支架st2的上表面，并且支架st2由放置在其下方的軸sh2支撐。在搬送半導體晶片wfr期間，銷pn與支架st2一起向上移動，突出在晶片載臺st1的上表面的上方，并且用于抬起半導體晶片wfr。軸sh1在其外圍被覆蓋有波紋狀覆蓋物cv1，類似地，軸sh2被覆蓋有覆蓋物cv2。在該圖中省略了如下孔部分，該孔部分在晶片載臺st1中開口并且銷pn穿過該孔部分以便抬起半導體晶片wfr。

在濺射步驟中，將從氬氣供給源ars供給的氬氣(ar)電離，并且在靶tg上轟擊。構成靶tg的原子因此被濺射，并且經濺射的靶材沉積在被布置為面對靶tg的半導體晶片wfr的上表面上。在此，將氬氣用作供給到濺射裝置的氣體，但是不僅可以使用氬(ar)，而且可以使用xe(氙)。

具體而言，首先，使用泵pm高真空排氣的腔室chms被引入有來自氬氣供給源ar的氬氣(ar)。接下來，通過利用施加在靶tg和半導體晶片wfr之間的高電場的輝光放電，將氬氣離子化成氬離子(ar⁺)。

在此，使用放置在靶tg上的磁體mgn產生磁場。此外，向靶tg施加直流功率(dc功率)。在靶tg的底表面上轟擊ar(氬)的離子原子。這樣發(fā)射的二次電子被洛倫茲力俘獲，并且回旋加速器運動加速了惰性氣體的電離。使用這種磁控濺射加速了因此俘獲的電子對氣體的電離并且提高了膜形成速度，磁控濺射的方法通過磁體mgn的磁場俘獲負離子和二次電子以抑制靶tg和半導體晶片wfr的溫度升高。

當為了形成勢壘金屬膜bm而向靶tg施加直流電壓以產生高電場時(參照圖7)，例如以1kw的功率施加該直流電壓。另一方面，當為了形成鎢膜wf而向靶tg施加直流電壓以產生高電場時(參照圖7)，例如，以300w或更低的功率施加該直流電壓?？傊糜跒R射以形成勢壘金屬膜bm的直流功率大于300w，而用于濺射以形成鎢膜wf的直流功率為300w或更低。

當通過高電場加速氬離子以轟擊靶tg時，通過回彈發(fā)射的靶材原子的一部分附著到半導體晶片wfr的主表面。因此形成由附著于半導體晶片wfr的主表面的材料制成的膜，即濺射膜。這里使用的術語“濺射膜”是指通過濺射形成的膜。更具體地，它是通過濺射和轟擊由從靶tg發(fā)射的成分的附著而形成的膜。

通過上述濺射步驟，使從靶tg發(fā)射的成分粘附在半導體晶片wfr的上表面，從而形成圖7所示的勢壘金屬膜bm和鎢膜wf。

圖8所示的晶片載臺st1在其水平方向上具有環(huán)形屏蔽sd5、sd6、sd7和sd8，它們分別在平面圖中具有圓形形狀并且包圍晶片載臺st1。屏蔽sd8與晶片載臺st1的側壁相鄰，并且其外部具有屏蔽sd7。因此，在靶tg和晶片載臺st1之間的區(qū)域在其外圍被屏蔽sd5到sd8包圍。屏蔽sd5由適配器a4支撐。

通過執(zhí)行用于形成鎢膜wf的上述濺射并且同時將直流功率條件設置為不大于300w的相對低的值，鎢膜wf可以具有如圖2所示的減小的晶粒尺寸。這意味著構成鎢膜wf的晶粒g1的晶粒尺寸可以減小到例如5nm。另一方面，勢壘金屬膜bm在高直流功率條件(例如，1kw或更高)下形成，因此構成勢壘金屬膜bm的晶粒g2的晶粒尺寸變得大于晶粒g1的晶粒尺寸。

接下來，如圖9所示，使用光刻和蝕刻對鎢膜wf、勢壘金屬膜bm以及絕緣膜if3和if2進行圖案化。這里，通過圖案化鎢膜wf和勢壘金屬膜bm，形成具有堆疊結構的柵極電極ge，該堆疊結構包括鎢膜wf的圖案和勢壘金屬膜bm的圖案。另外，通過圖案化絕緣膜if3和if2，形成具有堆疊結構的柵極絕緣膜gi，該堆疊結構包括絕緣膜if3的圖案和絕緣膜if2的圖案。

具體而言，使用光刻形成覆蓋柵極電極ge的形成區(qū)域的光致抗蝕劑膜pr2，并且以得到的光致抗蝕劑膜pr2為掩模，對鎢膜wf、勢壘金屬膜bm以及絕緣膜if3和if2進行蝕刻。作為蝕刻氣體，例如使用基于鹵素的氣體(cl2或hbr，或它們的混合氣體)，在等離子體氣氛中進行干蝕刻。作為等離子體源，可以使用例如icp(電感耦合等離子體)等。在該蝕刻期間，絕緣膜if1用作蝕刻停止層。

在溝槽t的正上方和溝槽t的附近的絕緣膜if2和if3、勢壘金屬膜bm和鎢膜wf留下而沒有被去除。通過該蝕刻，沿著襯底sb的主表面的方向，從與溝槽t分離的區(qū)域和在夾著溝槽t的兩側上去除絕緣膜if2和if3、勢壘金屬膜bm和鎢膜wf，從而將絕緣膜if1的上表面露出。

接下來，如圖10所示，在去除光致抗蝕劑膜pr2之后，在柵極電極ge上連續(xù)形成層間絕緣膜es和il。具體地說，例如，在柵極電極ge和絕緣膜if1上使用cvd等將氮化硅膜沉積為層間絕緣膜es。然后，例如，使用cvd等將氧化硅膜沉積為層間絕緣膜il。然后，使用cmp(化學機械拋光)等來平坦化層間絕緣膜il的上表面。

接下來，如圖11所示，使用光刻和蝕刻形成各自貫穿層間絕緣膜il和es的接觸孔cs和cd。例如，以在圖中未示出的光致抗蝕劑膜為掩模，通過在源極電極形成區(qū)域中蝕刻層間絕緣膜il和es來形成接觸孔cs，并且通過在漏極電極形成區(qū)域中蝕刻層間絕緣膜il和es來形成接觸孔cd。通過該蝕刻還去除了位于層間絕緣膜il下方的絕緣膜if1。

結果，勢壘層ba的上表面從接觸孔cs和接觸孔cd的底部露出。因此，接觸孔cs和接觸孔cd分別置于柵極電極ge的兩側上的勢壘層ba上。在接觸孔cs和接觸孔cd的形成期間，在柵極電極ge上也形成接觸孔(未示出)。

接下來，如圖12所示，在層間絕緣膜il上并且也在接觸孔cs和cd中形成導電膜cl。首先，在層間絕緣膜il上并且也在接觸孔cs和cd中形成歐姆層。例如，通過濺射等在層間絕緣膜il上并且在接觸孔cs和cd中沉積約0.05μm厚的鈦(ti)膜。接著，通過濺射等在該歐姆層上沉積約0.6μm厚的鋁膜作為金屬膜。導電膜cl由這樣形成的歐姆層和金屬膜組成。

用于形成導電膜cl的濺射使用參照圖8描述的濺射裝置進行。取決于待形成的濺射膜的材料，按需改變用于該濺射的靶tg的材料。將用于該濺射的直流功率設定為例如約3kw或5kw。

接下來，執(zhí)行熱處理以降低勢壘層ba和歐姆層之間的耦合電阻。例如，在氮氣氣氛中在650℃進行熱處理約30秒。作為金屬膜，不僅可以使用鋁，而且可以使用鋁合金。鋁合金的示例包括al和si之間的合金(al-si)、al和cu(銅)之間的合金(al-cu)、以及al、si和cu之間的合金(al-si-cu)。

接下來，如圖13所示，使用光刻和蝕刻對由ti/al膜制成的導電膜cl進行圖案化。通過該圖案化分別形成源極電極se和漏極電極de，源極電極se和漏極電極de各自的部分填充了接觸孔cs和cd。源極電極se和漏極電極de中各自的另一部分形成為層間絕緣膜il上的布線部分。結果，形成包括柵極電極ge、源極電極se、漏極電極de和溝道層ch的misfet。

源極電極se由耦合部分(插頭)和該耦合部分上的布線部分組成，該耦合部分位于貫穿層間絕緣膜es和il的接觸孔cs中。漏極電極de由耦合部分(插頭)和該耦合部分上的布線部分組成，該耦合部分位于貫穿層間絕緣膜es和il的接觸孔cd中。在該圖中未示出的區(qū)域中，在柵極電極ge上還形成柵極布線，該柵極布線包括嵌入接觸孔的耦合部分(插頭)和該耦合部分上的布線部分。

接下來，如圖14所示，在層間絕緣膜il以及源極電極se和漏極電極de上形成保護絕緣膜pro。作為保護膜pro，例如，通過cvd等在層間絕緣膜il以及源極電極se和漏極電極de上沉積氮氧化硅(sion)膜。

通過上述步驟，可以形成包括作為功率晶體管的misfet的半導體器件。上述步驟僅作為示例示出，并且本實施例的半導體器件可以通過除了上述步驟之外的步驟來制造。

以下將參照圖15等來描述根據(jù)本實施例的半導體器件的制造方法的優(yōu)勢。圖15是示出鎢膜形成時的濺射的直流功率與通過濺射形成的鎢膜中的應力之間的關系的圖。在形成鎢膜期間濺射的直流功率沿著圖2的橫坐標繪制，而由濺射形成的鎢膜中的應力沿著圖15的縱軸繪制。正應力值顯示拉伸應力，負應力值顯示壓縮應力。

如上關于半導體器件的優(yōu)勢所述的，當為了提高作為gan功率器件的misfet(功率晶體管)的高速操作性能而將鎢膜用作柵極電極的構成膜時，由于鎢膜的拉伸應力而產生壓電極化電荷，并且因此所獲得的misfet不期望地變?yōu)槌ｉ_型。形成具有拉伸應力的鎢膜的原因是因為在半導體器件的制造步驟中用于鎢膜形成的濺射在相對高的直流功率條件下進行。

圖15是示出作為本發(fā)明人的測定結果的、直流功率與鎢膜中的應力之間的關系的圖。從圖15可以看出，在濺射步驟中施加到靶tg(參見圖8)的功率(直流功率)越大，通過濺射步驟形成的鎢膜中的正向應力就越大。這是因為濺射的直流功率越大，構成通過濺射形成的鎢膜的晶粒的晶粒尺寸越大的緣故。

具體而言，例如在1kw的直流功率下，如圖18的比較示例所示，當通過濺射步驟形成鎢膜時，構成鎢膜wfa的粒子g3具有相對較大的晶粒尺寸。

另一方面，如圖15所示，在濺射步驟中施加到靶tg(參見圖8)的功率(直流功率)越小，通過該濺射步驟形成的鎢膜中的負方向應力就越大。當直流功率連續(xù)降低并變?yōu)?00w時，鎢膜中的應力在此后變成壓縮應力。這意味著在降低到300w以下的直流功率條件下可以形成沒有拉伸應力的鎢膜。

因此，在本實施例中，在用于形成構成柵極電極ge(參照圖14)的鎢膜wf(參照圖7)的濺射過程中，通過將濺射的直流功率條件調節(jié)為300w或更小，將不具有拉伸應力的鎢膜形成為鎢膜wf。如圖2中所示，這使得可以形成具有晶粒尺寸小且內部應力為0或具有壓縮應力的晶粒g1的鎢膜wf。特別地，如果通過將直流能量設定為300w或更低，可以將具有晶粒尺寸為5nm或更小的晶粒g1的鎢膜形成為鎢膜wf，則柵極電極ge的應力變成壓縮應力，因此可以有效地防止壓電極化電荷的產生。

此外，當減小直流功率條件以形成不具有拉伸應力的鎢膜wf時，misfet的algan層(圖14所示的勢壘層ba)的間隙距離變?yōu)?imgfile="bda0001169162240000201.gif"wi="270"he="68"img-content="drawing"img-format="gif"orientation="portrait"inline="no"/>或更小。如上參考圖3所示，這樣形成的misfet具有0v或更高的閾值電壓。結果，可以形成常關misfet。

這意味著在根據(jù)本實施例的半導體器件的制造方法中，通過將用于形成構成柵極電極ge的鎢膜wf的濺射的直流功率條件設置為300w或更低，形成沒有應力的鎢膜wf，并且因此可以防止壓電極化電荷的產生。這可以防止所得到的misfet變成常開型以及由于受壓電極化電荷影響而難以進行導通/截止控制。換言之，將低電阻鎢膜wf用作柵極電極ge的構成膜使得所得的misfet能夠具有改進的高速操作性能，并且同時具有改進的可控性。結果，如此獲得的半導體器件可以具有改進的性能。

另外，如圖15所示，通過將直流功率設置為300w或更低以提供鎢膜wf，構成柵極電極ge的鎢膜wf具有0應力或壓縮應力，可以防止在襯底和柵極絕緣膜之間的界面處產生陷阱能級，該柵極絕緣膜提供在柵極電極和襯底之間。結果，所得的misfet沒有閾值電壓的變化，并且如此制造的半導體器件可以具有提高的可靠性。

在上文中已經描述了將濺射用于沒有拉伸應力的鎢膜wf的形成。當使用cvd形成不具有拉伸應力的鎢膜wf時，可以將低溫和低壓條件用于通過cvd進行的膜形成。通過該方法實現(xiàn)的優(yōu)勢于是類似于通過用于形成沒有拉伸應力的鎢膜wf的濺射所實現(xiàn)的優(yōu)勢。

(第二實施例)

在第一實施例中，已經描述了包括勢壘金屬膜和鎢膜的堆疊膜的柵極電極。備選地，如圖16和圖17所示，柵極電極可以僅包括鎢膜wf。圖16是示出本實施例的半導體器件的橫截面視圖。圖17是示出本實施例的半導體器件的橫截面視圖，并且圖17也是圖16中所示的柵極電極ge的一部分的放大橫截面視圖。圖17是橫截面視圖，但省略剖面線以便于理解該圖。

如圖16所示，除了柵極電極ge的結構之外，本實施例的半導體器件的結構類似于第一實施例的半導體器件的結構。在本實施例中，鎢膜wf在柵極絕緣膜gi上并與柵極絕緣膜gi接觸，并且柵極電極僅包括鎢膜wf。

如圖17所示，鎢膜wf的結構類似于參照圖2描述的鎢膜wf的結構。具體地說，構成鎢膜wf的晶粒g1的晶粒尺寸為5nm或更小。沒有拉伸應力的鎢膜wf可以通過在減小膜的晶粒尺寸的同時形成鎢膜wf來獲得。

本實施例的半導體器件具有與第一實施例的半導體器件類似的優(yōu)勢。

此外，在本實施例中，通過在設定為300w或更低的直流功率下進行濺射，可以獲得具有小晶粒尺寸以及為0的內部應力或壓縮應力的鎢膜作為構成柵極電極ge的鎢膜wf。此外，通過提供沒有拉伸應力的鎢膜wf，以便將misfet的algan層(圖14所示的勢壘層ba)的間隙距離調整為或更小，所得到的misfet可以具有為0v或更高的閾值電壓。

配備有由這種鎢膜wf制成的柵極電極ge的misfet可以用作常關的開關元件并且具有良好的可控性。此外，由于柵極電極ge包括鎢膜wf，因此所獲得的misfet可以具有增強的高速操作性能。此外，因為可以形成沒有拉伸應力的柵極電極ge，所以可以防止由于陷阱能級的產生而導致的閾值電壓的變化。

基于一些實施例詳細描述了本發(fā)明人做出的發(fā)明。然而，不用說，本發(fā)明不限于這些實施例，而是可以在不脫離本發(fā)明的要點的情況下以各種方式改變。

另外，接下來將描述實施例中所描述的一些細節(jié)。

(1)一種半導體器件，包括：

襯底；

第一氮化物半導體層，形成在所述襯底上；

第二氮化物半導體層，形成在所述第一氮化物半導體層上，并且具有比所述第一氮化物半導體層寬的帶隙；

絕緣膜，形成在所述第二氮化物半導體層上；

溝槽，貫穿所述絕緣膜和所述第二氮化物半導體層并到達所述第一氮化物半導體層的中間；和

柵極電極，經由柵極絕緣膜形成在所述溝槽中和所述絕緣膜上，其中，

所述柵極電極具有鎢膜，并且

所述第二氮化物半導體層具有或更小的間隙距離。