本發(fā)明涉及半導(dǎo)體器件和納米技術(shù)領(lǐng)域。更具體而言，本發(fā)明涉及隧道場效應(yīng)晶體管(TFET)，其中該隧道效應(yīng)是基于帶到帶隧穿的。

公開背景

納米電子器件一般作為集成電路被制造在半導(dǎo)體基板上?；パa(bǔ)金屬氧化物半導(dǎo)體(CMOS)場效應(yīng)晶體管是集成電路的核心元件中的一種。CMOS晶體管的尺寸和操作電壓不斷地被減小或等比例減小，以獲得集成電路越來越高的性能和封裝密度。

由于CMOS晶體管的按比例減小所引起的一個問題在于功耗不斷提高。這部分是因?yàn)樾孤╇娏髟谠黾?例如，歸因于短溝道效應(yīng))，以及因?yàn)槠渥兊秒y以減小電源電壓。后者主要是由于亞閾值擺幅被限制為最小約60mv/dec(毫伏/倍頻程)，從而將晶體管從導(dǎo)通切換到截止需要特定電壓變化并且因此需要最小電源電壓。

隧道場效應(yīng)晶體管(TFET)通常眾所周知是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的繼任者，因?yàn)樗鼈儧]有短溝道效應(yīng)，以及因?yàn)樗鼈儺a(chǎn)生的低截止電流。TFET的另一優(yōu)點(diǎn)在于亞閾值擺幅在理論上可以小于60mV/dec(常規(guī)MOSFET的物理極限)，然而在實(shí)踐中當(dāng)前的TFET還未達(dá)成這一點(diǎn)。

存在對于TFET設(shè)計(jì)和TFET器件性能的改進(jìn)的進(jìn)一步需要。

發(fā)明概述

本發(fā)明的特定實(shí)施例的目的在于提供具有改進(jìn)的性能的隧道場效應(yīng)晶體管(TFET)。

本發(fā)明的實(shí)施例的另一目的在于提供具有良好器件屬性的TFET，特別是例如具有良好I_DS-V_GS-特征(意味著具有小于60mV/dec的亞閾值擺幅)的TFET

上述目的是通過根據(jù)本發(fā)明的實(shí)施例的器件來達(dá)成的。

本發(fā)明的特定和優(yōu)選的方面在所附獨(dú)立權(quán)利要求和從屬權(quán)利要求中闡述。從屬權(quán)利要求的特征可以與獨(dú)立權(quán)利要求的特征組合，以及恰適地且不僅僅如權(quán)利要求中顯式闡述的那樣與其他獨(dú)立權(quán)利要求的特征組合。

根據(jù)創(chuàng)造性方面，公開了一種隧道場效應(yīng)晶體管(TFET)，該隧道場效應(yīng)晶體管(TFET)包括半導(dǎo)體材料的源極-溝道-漏極結(jié)構(gòu)，該結(jié)構(gòu)包括用具有摻雜的源極類型(為N或P)的摻雜劑元素所摻雜的源極區(qū)，用具有與摻雜的源極類型相反的摻雜的漏極類型的摻雜劑元素所摻雜的漏極區(qū)，位于該源極區(qū)和該漏極區(qū)之間且與該源極區(qū)形成源極-溝道界面及與該漏極區(qū)形成漏極-溝道界面的溝道區(qū)，該溝道區(qū)是固有的或低摻雜的；參考柵極結(jié)構(gòu)，其包括具有參考功函和參考靜電電位的參考柵極介電層和參考柵電極，該參考靜電電位是在參考柵電極處呈現(xiàn)的靜電電位，該參考柵極介電層夾在該溝道區(qū)的半導(dǎo)體材料和該參考柵電極之間；在該參考柵極結(jié)構(gòu)旁邊的源極側(cè)柵極結(jié)構(gòu)，該源極側(cè)柵極結(jié)構(gòu)包括具有功函和/或源極側(cè)靜電電位的源極側(cè)柵極介電層和源極側(cè)柵電極，該源極側(cè)靜電電位是該源極側(cè)柵電極處呈現(xiàn)的靜電電位，該源極側(cè)柵極介電層夾在該溝道區(qū)的半導(dǎo)體材料和該源極側(cè)柵電極之間；并且其中該源極側(cè)柵極結(jié)構(gòu)和該參考柵極結(jié)構(gòu)的功函或靜電電位被選擇用于允許操作中的TFET器件的隧穿機(jī)制在該源極側(cè)柵極結(jié)構(gòu)和該參考柵極結(jié)構(gòu)之間的溝道區(qū)中的界面或界面區(qū)域處發(fā)生。

根據(jù)諸實(shí)施例，TFET包括半導(dǎo)體材料的源極-溝道-漏極結(jié)構(gòu)、參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)。該源極-溝道-漏極結(jié)構(gòu)包括用具有摻雜的源極類型(為N或P)的摻雜劑元素所摻雜的源極區(qū)，用具有與摻雜的源極類型相反的摻雜的漏極類型的摻雜劑元素所摻雜的漏極區(qū)，位于該源極區(qū)和該漏極區(qū)之間且與該源極區(qū)形成源極-溝道界面及與該漏極區(qū)形成漏極-溝道界面的溝道區(qū)，該溝道區(qū)是固有的或低摻雜的。該參考柵極結(jié)構(gòu)包括具有參考功函的參考柵極介電層和參考柵電極，該參考柵極介電層夾在溝道區(qū)和參考柵電極的半導(dǎo)體材料之間。該源極側(cè)柵極結(jié)構(gòu)位于該參考柵極結(jié)構(gòu)的旁邊并且包括具有功函的源極側(cè)柵極介電層和源極側(cè)柵電極，該源極側(cè)柵極介電層夾在該溝道區(qū)的半導(dǎo)體材料和該源極側(cè)柵電極之間。該功函和參考功函被選擇用于允許操作中的TFET器件的隧穿機(jī)制在該源極側(cè)柵極結(jié)構(gòu)和該參考柵極結(jié)構(gòu)之間的該溝道區(qū)域中的界面或界面區(qū)域處發(fā)生。

根據(jù)諸實(shí)施例，該TFET包括半導(dǎo)體材料的源極-溝道-漏極結(jié)構(gòu)，該結(jié)構(gòu)包括用具有摻雜的源極類型(為N或P)的摻雜劑元素所摻雜的源極區(qū)，用具有與摻雜的源極類型相反的摻雜的漏極類型的摻雜劑元素所摻雜的漏極區(qū)，位于該源極區(qū)和該漏極區(qū)之間且與該源極區(qū)形成源極-溝道界面及與該漏極區(qū)形成漏極-溝道界面的溝道區(qū)，該溝道區(qū)是固有的或低摻雜的；參考柵極結(jié)構(gòu)，其包括在參考柵電極處具有靜電電位的參考柵極介電層和參考柵電極，該參考柵極介電層夾在該溝道區(qū)的半導(dǎo)體材料和該參考柵電極之間；在該參考柵極結(jié)構(gòu)旁邊的源極側(cè)柵極結(jié)構(gòu)，該源極側(cè)柵極結(jié)構(gòu)包括在源極側(cè)柵電極處具有靜電電位的源極側(cè)柵極介電層和源極側(cè)柵電極，該源極側(cè)柵極介電層夾在該溝道區(qū)的半導(dǎo)體材料和該源極側(cè)柵電極之間；并且其中該源極側(cè)柵極結(jié)構(gòu)和該參考柵極結(jié)構(gòu)之間的靜電電位差被選擇用于允許該操作中的TFET器件的隧穿機(jī)制在該源極側(cè)柵極結(jié)構(gòu)和該參考柵極結(jié)構(gòu)之間的溝道區(qū)中的界面或界面區(qū)域處發(fā)生。

根據(jù)諸實(shí)施例，該功函和該參考功函之間的差至少為該半導(dǎo)體材料的帶隙。

根據(jù)諸實(shí)施例，對于P型源極區(qū)而言，該功函大于該參考功函，且對于N型源極區(qū)而言，該功函小于該參考功函。

根據(jù)諸實(shí)施例，該靜電電位和該參考靜電電位之間的差至少為該半導(dǎo)體材料的帶隙。

根據(jù)諸實(shí)施例，該源極側(cè)柵極結(jié)構(gòu)和該參考柵極結(jié)構(gòu)被放置成彼此相距一段距離。該距離可以小于10nm。

根據(jù)諸實(shí)施例，該源極側(cè)柵極結(jié)構(gòu)具有與該源極區(qū)的交疊，并且該參考柵極結(jié)構(gòu)具有與該漏極區(qū)的交疊或欠疊。該交疊或欠疊可以在0-10nm的范圍內(nèi)。

根據(jù)諸實(shí)施例，該TFET可進(jìn)一步包括口袋(pocket)柵極結(jié)構(gòu)，該口袋柵極結(jié)構(gòu)包括具有口袋功函的口袋柵極介電層和口袋柵電極，該口袋柵極結(jié)構(gòu)位于在該源極側(cè)柵極結(jié)構(gòu)和該參考柵極結(jié)構(gòu)之間的該溝道區(qū)。

根據(jù)諸實(shí)施例，該口袋功函被選擇以在該源極側(cè)柵極結(jié)構(gòu)和該口袋柵極結(jié)構(gòu)之間的該溝道區(qū)中的界面或界面區(qū)處創(chuàng)建局部尖銳的帶彎曲。

根據(jù)諸實(shí)施例，對于P型源極區(qū)而言，該口袋功函小于該參考功函，且對于N型源極區(qū)而言，該口袋功函大于該參考功函。

根據(jù)諸實(shí)施例，該溝道區(qū)的摻雜水平在無摻雜到至多為10¹⁸/cm³的范圍中。根據(jù)諸實(shí)施例，該源極區(qū)和該漏極區(qū)的摻雜水平分別在10¹⁹/cm³到4e10²⁰/cm³和10¹⁸/cm³到4e10²⁰/cm³的范圍內(nèi)。

根據(jù)諸實(shí)施例，該源極-溝道-漏極結(jié)構(gòu)是水平結(jié)構(gòu)并且該柵電極是單柵極結(jié)構(gòu)。根據(jù)替換性實(shí)施例，該源極-溝道-漏極結(jié)構(gòu)是水平結(jié)構(gòu)，且該柵電極是位于彼此相對的該水平源極-溝道-漏極結(jié)構(gòu)的兩個側(cè)壁處的雙柵極結(jié)構(gòu)。根據(jù)替換性實(shí)施例，源極-溝道-漏極結(jié)構(gòu)是水平結(jié)構(gòu)或垂直結(jié)構(gòu)，并且該柵電極是位于該水平或垂直源極-溝道-漏極結(jié)構(gòu)周圍的全包圍結(jié)構(gòu)。

根據(jù)諸實(shí)施例，源極-溝道-漏極結(jié)構(gòu)包括納米結(jié)構(gòu)，諸如納米導(dǎo)線或納米薄片。

根據(jù)創(chuàng)造性方面的TFET器件及其實(shí)施例解決了涉及由于源極區(qū)中的高摻雜而引起的任何類型的干擾現(xiàn)象(諸如Urbach帶尾或雜質(zhì)帶，后者附加地也導(dǎo)致了帶隙變窄)的問題。

根據(jù)創(chuàng)造性方面的TFET的優(yōu)點(diǎn)在于其具有低亞閾值擺幅SS，更具體而言是在室溫時低于60mV/dec。

根據(jù)創(chuàng)造性方面的TFET的優(yōu)點(diǎn)在于源極區(qū)中與摻雜相關(guān)的非理想因素的影響被降低。更具體而言，TFET的源極區(qū)中的帶尾(或這也經(jīng)常稱之為Urbach帶尾)被降低了或者甚至被消除了。

根據(jù)特定實(shí)施例的TFET結(jié)構(gòu)的優(yōu)點(diǎn)可以出于低功率和低成本應(yīng)用的原因而被應(yīng)用。

根據(jù)特定實(shí)施例的TFET器件所達(dá)成的高性能相比于現(xiàn)有技術(shù)TFET器件而言是有益的。

附圖說明

本發(fā)明現(xiàn)在將會進(jìn)一步參照所附附圖以示例的方式進(jìn)行描述。所有的附圖旨在解說本發(fā)明的某些方面和特定的實(shí)施例。為了清楚的原因，附圖以簡化方式進(jìn)行描繪。未示出所有的替換以及選項(xiàng)，并且因此本發(fā)明并不限于給定附圖的內(nèi)容。類似的標(biāo)記被采用來指代不同附圖中的類似部分。

所有的附圖旨在解說本公開的某些方面和實(shí)施例。所描述的附圖只是示意性的并且是非限制性的。

圖1-6解說了根據(jù)本發(fā)明的不同實(shí)施例的TFET結(jié)構(gòu)的橫截面的示意性表示。

解說性實(shí)施例的詳細(xì)描述

本發(fā)明將針對特定實(shí)施例且參考一些附圖進(jìn)行描述，但是本發(fā)明不限于此，而是只通過權(quán)利要求限定。所描述的附圖只是示意性的并且是非限制性的。在附圖中，一些元件的尺寸可放大并且出于解說性的目的不按比例繪制。尺寸和相對尺寸不對應(yīng)于本發(fā)明實(shí)踐的實(shí)際縮減。

此外，說明書和權(quán)利要求中的術(shù)語頂部及類似術(shù)語用于描述性的目的并且不一定用于描述相對位置?？梢岳斫?，如此使用的這些術(shù)語在適當(dāng)情況下是可互換的，并且本文所描述的特定實(shí)施例能夠以不同于本文所描述或所解說的其他方向來操作。

要注意，權(quán)利要求中使用的術(shù)語“包括”不應(yīng)被解讀為限定于其后列出的手段，它并不排除其他元素或步驟。由此其解讀為如所指代地指明所陳述的特征、整數(shù)、步驟或組件的存在，但不排除一個或多個其他特征、整數(shù)、步驟或組件，或其群組的存在或添加。由此，“包括裝置A和B的設(shè)備”的表達(dá)不應(yīng)被限定于僅由組件A和B構(gòu)成的設(shè)備。其意指關(guān)于本發(fā)明，設(shè)備A的僅相關(guān)組件是A和B。

貫穿本說明書引述的“一個實(shí)施例”或“一實(shí)施例”意指結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)或特性是包含在本發(fā)明的至少一個實(shí)施例中的。由此，短語“一個實(shí)施例”或“一實(shí)施例”在貫穿本說明書的各個地方的出現(xiàn)并非必要地全部引述同一實(shí)施例，但是可能引述同一實(shí)施例。進(jìn)一步，在一個或多個實(shí)施例中，如本領(lǐng)域普通技術(shù)人員會從本公開中顯而易見的，特定特征、結(jié)構(gòu)或特性可以用任何合適的方式進(jìn)行組合

類似地，應(yīng)當(dāng)領(lǐng)會，在示例性特定實(shí)施例的描述中，出于流線化本公開的目的，并且輔助各個創(chuàng)造性方面的一者或多者的理解，本發(fā)明的各個特征有時在單個實(shí)施例、附圖或其描述中被編組在一起。然而，這種公開方法并不被解讀為反映所要求保護(hù)的本發(fā)明需要比每項(xiàng)權(quán)利要求中所明確記載的更多特征的意圖。相反，如所附權(quán)利要求反映的，各發(fā)明方面可以存在比單個前述公開的實(shí)施例的全部特征更少的特征。因此，具體描述之后所附的權(quán)利要求因此被明確納入該具體描述中，每一項(xiàng)權(quán)利要求獨(dú)自作為本發(fā)明單獨(dú)的實(shí)施例。

進(jìn)一步，如本領(lǐng)域技術(shù)人員將會理解的，雖然本文中描述的一些實(shí)施例包括但不限于其他實(shí)施例中包括的其他特征，但是不同實(shí)施例的特征的組合亦在本發(fā)明的范圍之內(nèi)，并且形成不同的實(shí)施例。例如，在以下權(quán)利要求中，任何所要求保護(hù)的實(shí)施例可以用于任何組合。

在本文所提供的描述中，闡述了眾多具體細(xì)節(jié)。然而應(yīng)理解，特定實(shí)施例在沒有這些具體細(xì)節(jié)的情況下也可實(shí)踐。在其他實(shí)例中，公知的方法、結(jié)構(gòu)和技術(shù)未被詳細(xì)示出以免模糊本描述的理解。

本發(fā)明現(xiàn)在將會通過多個特定實(shí)施例的具體描述來描述。清楚的是可以根據(jù)本領(lǐng)域技術(shù)人員的知識來配置其他特定實(shí)施例而不脫離由所附權(quán)利要求定義的本發(fā)明的技術(shù)教導(dǎo)。

當(dāng)貫通本文使用術(shù)語“隧道場效應(yīng)晶體管(TFET)”時，是指代其中柵極通過調(diào)制所謂帶到帶隧穿(BTBT)來控制源極到漏極電流的半導(dǎo)體器件。帶到帶隧穿是在其中電子從價電子帶通過半導(dǎo)體帶隙隧穿到導(dǎo)電帶，或者相反的工藝。

雖然，本文描述的一些實(shí)施例包括n型TFET(nTFET)的示例，這意味著半導(dǎo)體器件包括p型源極和n型漏極(經(jīng)常也被稱為p-i-n二極管TFET或n溝道TFET)，但是也可以應(yīng)用TFET器件的其他實(shí)現(xiàn)，諸如例如，p型TFET(pTFET或p溝道TFET)，這意味著半導(dǎo)體器件包括n型源極(其中柵電極至少部分包圍源極區(qū)，例如，位于源極區(qū)上的柵電極或圍繞源極區(qū)的柵電極)和p型漏極。

無論何時指代柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)都包括柵極電介質(zhì)和柵電極。柵極介電層是夾在源極-溝道-漏極結(jié)構(gòu)和柵電極之間的層。柵電極可包括導(dǎo)電材料以獲得特定的柵極功函，這些導(dǎo)電材料例如選擇自以下至少一者：多晶硅、多晶鍺、金屬(諸如，鋁、鎢、鉭、鈦、釕、鈀、銠、錸、鉑)及其合金，金屬氮化物(諸如，TaN和TiN)、金屬硅氮化物(諸如TaSiN)、導(dǎo)電氧化物(諸如，RuO₂和ReO₃)、全金屬硅化物(FUSI)(諸如，CoSi₂,NiSi和TiSi₂)、全金屬鍺化物(FUGE)、功函可隧穿金屬、工程材料。在特定實(shí)施例中，柵電極由其功函被特別針對溝道區(qū)中所選溝道材料設(shè)計(jì)的金屬、柵極電介質(zhì)材料、柵極電介質(zhì)厚度和溝道摻雜制成。柵極介電層沿源極-溝道-漏極結(jié)構(gòu)的至少部分延伸，并且柵電極層沿柵極介電層，沿柵極介電層的一個面延伸，該柵極介電層的面相對于柵極介電層面對源極-溝道-漏極結(jié)構(gòu)的面。柵電極層不延伸超過柵極介電層。柵電極層和柵極介電層的至少一部分可以沿溝道層的至少一部分延伸。柵極電介質(zhì)至少位于柵電極的整個長度的下方但是可以延伸得更長，諸如覆蓋至多TFET結(jié)構(gòu)(即，下方的源極-溝道-漏極結(jié)構(gòu))的整個長度。

柵極電介質(zhì)可以選自以下至少一者：硅基氧化物(例如，二氧化硅、氮氧化硅)、氧化鋁、高k氧化物(氧化物、氮氧化物、硅酸鹽和過渡金屬的氮化硅酸鹽，這些過渡金屬諸如鉿、鉭、鈦、鈮、釩、銥、鋯)。在特定實(shí)施例中，柵極電介質(zhì)是高k氧化物(具有高于二氧化硅的介電常數(shù)(k值)的k值的氧化物)，諸如例如氧化鉿。柵極電介質(zhì)(例如，柵極氧化物)的厚度優(yōu)選地在0.5nm到20nm的范圍內(nèi)。

理想的TFET依賴于(源極區(qū)和溝道區(qū)之間的)尖銳帶邊(sharp band edge)，從而突發(fā)切換是可能的，即，當(dāng)源極區(qū)的價電子帶與溝道區(qū)的導(dǎo)電帶交疊時。然而，由于Urbach帶尾(Urbach tails),帶邊不是完美尖銳的。Urbach帶尾是禁止帶隙中的狀態(tài)，藉由該Urbach帶尾，這些狀態(tài)的密度隨著與帶邊的距離呈指數(shù)級減小。結(jié)果，取決于Urbach帶尾的幅值，TFET的陡峭發(fā)動將會被降級并且由此是較不陡峭的。

本發(fā)明的特定創(chuàng)造性方面和實(shí)施例的一個目的在于克服由于源極區(qū)中的高摻雜而引起的任何類型的干擾現(xiàn)象(諸如例如，Urbach帶尾)的缺點(diǎn)，以及提供比較不易受到Urbach帶尾的影響并且因此可以獲得更為陡峭的亞閾值擺幅(SS)(即，60mV/dec下)的TFET器件。

圖1示出了根據(jù)創(chuàng)造性方面的TFET器件的橫截面的示意性表示。

TFET器件1包括半導(dǎo)體材料的源極-溝道-漏極結(jié)構(gòu)10。根據(jù)本公開的實(shí)施例，總體半導(dǎo)體材料(即，形成源極-溝道-漏極結(jié)構(gòu)10的基本材料)可以選自以下至少一者：IV族材料(諸如硅、鍺、碳)及其二元化合物，或III/V族材料(諸如，銦、鎵、砷、銻、鋁、磷、硼、氮)及其二元、三元和四元化合物，或II/VI族材料(諸如，鎘、鋅、硫、硒、碲、氧)及其二元、三元和四元化合物、碳納米管或二維材料(也被稱為2D材料或單層材料，諸如例如石墨烯或過渡金屬二元硫?qū)倩衔?。

根據(jù)諸實(shí)施例，源極-溝道-漏極結(jié)構(gòu)10可包括異質(zhì)結(jié)構(gòu)。優(yōu)選地，最終的異質(zhì)結(jié)構(gòu)包括具有類似晶格常數(shù)的材料，從而最終的異質(zhì)結(jié)構(gòu)界面具有高質(zhì)量，這意味著低缺陷密度。此類材料組合的示例為InP/In_0.53Ga_0.47As(晶格匹配)、InAs/GaSb(0.6％的小晶格失配)、In_0.53Ga_0.47As/GaAs_0.5Sb_0.5(晶格匹配)。在異質(zhì)結(jié)構(gòu)的情形中，異質(zhì)結(jié)構(gòu)界面(即，不同材料之間的界面)應(yīng)當(dāng)優(yōu)選地與參考柵極結(jié)構(gòu)105、107和源極側(cè)柵極結(jié)構(gòu)104、106之間的界面區(qū)域110對齊。也就是說，異質(zhì)結(jié)構(gòu)界面不應(yīng)當(dāng)與源極-溝道界面一致。

根據(jù)諸實(shí)施例，源極-溝道-漏極結(jié)構(gòu)10可以是納米結(jié)構(gòu)，諸如納米導(dǎo)線或納米薄片。

源極-溝道-漏極結(jié)構(gòu)10包括用于提供將會被用于經(jīng)由溝道區(qū)到漏極區(qū)的帶到帶隧穿的載流子的源極區(qū)101，漏極區(qū)102和位于源極區(qū)101和漏極區(qū)102之間的溝道區(qū)100。源極-溝道-漏極10結(jié)構(gòu)可具有縱向方向。

源極區(qū)101用具有為N或P的摻雜源類型且具有摻雜濃度的摻雜劑元素來摻雜。源極區(qū)101由此取決于TFET器件的類型來進(jìn)行n型摻雜或p型摻雜(p-TFET具有n型源極區(qū)以及反之亦然)。源極區(qū)101可以具有10¹⁶cm^-3摻雜濃度，或更高的摻雜濃度，諸如例如在10¹⁶cm^-3和5.10²⁰cm^-3之間，優(yōu)選地，在10¹⁷cm^-3和10²⁰cm^-3之間。源極區(qū)101進(jìn)一步包括電源極觸點(diǎn)121。

漏極區(qū)102可以相對于源極區(qū)進(jìn)行相反摻雜，并且具有10¹⁶cm^-3摻雜濃度，或更高的摻雜濃度，諸如例如在10¹⁶cm^-3和5.10²⁰cm^-3之間，優(yōu)選地，在10¹⁷cm^-3和10²⁰cm^-3之間。漏極區(qū)102進(jìn)一步包括電漏極觸點(diǎn)122。

電源極觸點(diǎn)和/或漏極觸點(diǎn)可包括選自以下至少一者的導(dǎo)電材料：包括硅化物的結(jié)構(gòu)(NiSi,CoSi₂,TiSi₂或類似)、包括鍺化物的結(jié)構(gòu)、包括金屬的結(jié)構(gòu)、多晶硅或其組合。在特定實(shí)施例中，源極和/或漏極電觸點(diǎn)可以是金屬與硅化物的組合。同樣公開的是，由例如導(dǎo)電氧化物源以及甚至是導(dǎo)電聚合物形成的觸點(diǎn)。

取決于是n-TFET還是p-TFET，不同的摻雜類型可以被用于源極區(qū)101和/或漏極區(qū)102。對于硅基TFET，可能的p型摻雜劑是硼、鋁、鎵、銦、鈦、鈀、鈉、鈹、鋅、金、鈷、釩、鎳、鉬、汞、鍶、鍺、銅、鉀、錫、鎢、鉛、氧、鐵；并且可能的n型摻雜劑是鋰、銻、磷、砷、鉍、碲、鈦、碳、鎂、硒、鉻、鉭、銫、鋇、硫、錳、銀、鎘、鉑。對于鍺基TFET，可能的p型摻雜劑是硼、鋁、鈦、鎵、銦、鈹、鋅、鉻、鎘、汞、鈷、鎳、錳、鐵、鉑；以及可能的n型摻雜劑是鋰、銻、磷、砷、硫、銫、碲、銅、金、銀。

溝道區(qū)100位于源極區(qū)和漏極區(qū)之間。溝道區(qū)是固有的或低摻雜的。這意味著溝道區(qū)是高電阻區(qū)，其為低p型或n型摻雜，從而大部分的電位跨溝道區(qū)下降。溝道區(qū)100具有低于10¹⁸cm^-3(優(yōu)選的在10¹⁵cm^-3和10¹⁷cm^-3之間)的摻雜水平。溝道區(qū)還可包括未經(jīng)摻雜的溝道半導(dǎo)體材料。替換地，溝道的源極側(cè)可以比溝道的漏極側(cè)更高地?fù)诫s，其中源極側(cè)溝道摻雜低于源極區(qū)中的摻雜。

TFET器件1進(jìn)一步包括源極101和溝道區(qū)100之間的源極-溝道界面111，和溝道區(qū)100和漏極區(qū)102之間的漏極-溝道界面112。

TFET器件1進(jìn)一步包括參考柵極結(jié)構(gòu)105、107和源極側(cè)柵極結(jié)構(gòu)104、106。

參考柵極結(jié)構(gòu)由此包括參考柵極介電層105和參考柵電極107。參考柵極電極由其功函，參考功函(WFref)來確定。參考柵極結(jié)構(gòu)具有柵極長度(GL2)。

源極側(cè)柵極結(jié)構(gòu)由此包括源極側(cè)柵極介電層104和源極側(cè)柵電極106。源極側(cè)柵極電極由其功函，源極側(cè)功函(WFsource)來確定。源極側(cè)柵極結(jié)構(gòu)具有柵極長度(GL1)。

源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)被放置成彼此毗鄰。源極側(cè)柵極結(jié)構(gòu)位于參考柵極結(jié)構(gòu)接近源極區(qū)101的那側(cè)，即在源極-溝道界面?zhèn)?。源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)彼此在一邊的存在使得隧穿區(qū)域或事件被從源極-溝道界面(其中存在有有害的Urbach帶尾)移位到源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)之間的界面或界面區(qū)域110。結(jié)果，根據(jù)本公開的TFET器件1的總體屬性被增強(qiáng)：可以達(dá)成更陡峭的亞閾值斜率SS，并且根據(jù)本公開的TFET器件1不會遭受與摻雜相關(guān)的非理想因素的損害。在附圖中，界面區(qū)域110通過條紋框來示意性地示出，但是應(yīng)當(dāng)注意該界面區(qū)域是示意性地，因?yàn)樗泶┞窂皆谀撤N程度上向參考柵極傾斜，并且隧穿區(qū)域取決于施加給參考柵極的偏置。

根據(jù)諸實(shí)施例，源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)可以彼此物理接觸(如圖1中)，或者可以彼此相距距離S(即，在源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)之間存在一定距離)(如圖2中)。距離S優(yōu)選地小于或等于10nm，更為優(yōu)選地小于5nm。該距離被選擇為使得亞閾值擺幅SS被改善而不減小導(dǎo)通電流。

參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)之間的距離S可以由另一材料(諸如介電材料或空隙)占據(jù)或填充。

根據(jù)諸實(shí)施例，參考柵極介電層或源極側(cè)柵極介電層中的一者或多者可以出現(xiàn)在參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)之間，如圖3中所示。使用共形沉積技術(shù)(諸如ALD)來沉積柵極結(jié)構(gòu)的不同層是有益的。具有共形意指具有均勻的厚度并且遵循下方基板的表面形貌。通過柵極介電層的共形沉積，取決于制造TFET的工藝流程，它們可以出現(xiàn)在柵極結(jié)構(gòu)之間

對于參考和/或源側(cè)柵極電極和參考和/或源側(cè)柵極電介質(zhì)的特征而言，可能存在不同的實(shí)施例。

根據(jù)諸實(shí)施例，參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)可以具有相同的屬性(例如，相同的柵電極材料、相同的功函、相同的柵極電介質(zhì)材料)。在該情形中，柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)應(yīng)當(dāng)具有單獨(dú)的電柵極觸點(diǎn)。由此參考柵極在參考柵電極處接觸，并且源極側(cè)柵極觸點(diǎn)在源極側(cè)柵電極處接觸。通過向兩個柵極觸點(diǎn)施加不同電壓(以及，由此不同的靜電電位出現(xiàn)在各個柵電極處)，在源極側(cè)柵極結(jié)構(gòu)下形成了累積層或反型層，藉此將隧道結(jié)向參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)之間的界面或界面區(qū)域移位。累積層或反型層與類似于源極區(qū)101中的載流子的載流子的電荷層相似，這意味著若源極區(qū)是p型摻雜或n型摻雜的，那么帶電層將分別包括空穴或電子。參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)可以共享相同的柵極介電層，或者可以各自具有它們自身的柵極介電層。參考柵極結(jié)構(gòu)充當(dāng)對于現(xiàn)有技術(shù)TFET結(jié)構(gòu)而言已知的普通柵極設(shè)計(jì)。施加在源極側(cè)柵極觸點(diǎn)處的電壓應(yīng)當(dāng)使得其在源極側(cè)柵極下創(chuàng)建累積(或反型)層。施加到源極側(cè)柵極觸點(diǎn)的電壓取決于柵電極和源極-溝道-漏極結(jié)構(gòu)的半導(dǎo)體材料的屬性。例如，在n-TFET結(jié)構(gòu)的情形中，在正常操作下，器件設(shè)計(jì)應(yīng)當(dāng)使得器件在沒有(0V)柵極電壓被施加到參考柵極時截止以及在電源電壓Vdd被施加到參考柵極時導(dǎo)通。在該示例中，施加到源極側(cè)柵極結(jié)構(gòu)的電壓因此需要小于“Vdd減去電壓帶隙偏移(E_g/q)”以能夠在參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)之間的界面或界面區(qū)域處導(dǎo)通TFET(即，處于導(dǎo)通狀態(tài)中)。源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)電極之間的靜電電位差應(yīng)當(dāng)與以下針對其中參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)可以具有不同屬性(即，不同功函)的實(shí)施例所使用的相同公式所得靜電電位差不同。在該器件的導(dǎo)通狀態(tài)中，靜電電位ψ的差應(yīng)當(dāng)至少為E_g或者E_g+Vdd。

|ψ_{source-electrade}-ψ_{ref-electrade}|＞E_g (1)

對于nTFET：ψ_ref＞ψ_source+E_g (2)

對于pTFET:ψ_ref＜ψ_source-E_g (3)

或者更為優(yōu)選的，因?yàn)殡S后隧穿變得可能穿越并且能量范圍接近Vdd*q：

|ψ_smurce-ψ_ref|＞E_g+Vdd (4)

對于nTFET:ψ_ref＞ψ_source+E_g+Vdd (5)

對于pTFET:ψ_ref＜ψ_source-E_g-Vdd (6)

藉此，所引起的帶彎曲是，在截止?fàn)顟B(tài)中，源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)之間的界面或界面區(qū)域中可能沒有BTBT。

根據(jù)替換性實(shí)施例，參考柵極結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)可以具有不同的屬性(例如，不同的柵電極材料、不同的功函、不同的柵極電介質(zhì)材料、不同的柵極電介質(zhì)厚度)。在該情形中，公共電柵極觸點(diǎn)可以被用于兩個柵極結(jié)構(gòu)中。因?yàn)閰⒖紪艠O結(jié)構(gòu)和源極側(cè)柵極結(jié)構(gòu)可以具有不同的屬性，所以在使用公共電觸點(diǎn)的情形中，參考功函(WFref)和源極側(cè)功函(WFsource)也將不同。

根據(jù)諸實(shí)施例，參考功函(WFref)和源極側(cè)功函(WFsource)應(yīng)當(dāng)被選擇為使得隧道結(jié)從源極-溝道界面向遠(yuǎn)離源極-溝道界面的溝道區(qū)域中的界面或界面區(qū)域移位。否則，功函被選擇用于允許操作中的TFET器件的隧穿機(jī)制在源極側(cè)柵極結(jié)構(gòu)和溝道區(qū)域中的參考柵極結(jié)構(gòu)之間的界面或界面區(qū)域處發(fā)生。參考功函(WFref)和源極側(cè)功函(WFsource)之間的差優(yōu)選地大于溝道區(qū)域的半導(dǎo)體材料的帶隙能量E_g：

|WF_source-WF_ref|＞E_g` (7)

對于nTFET:WF_source＞W(wǎng)F_ref+E_g (8)

對于pTFET:WF_source＜WF_ref-E_g (9)

最為優(yōu)選的，該差大于溝道區(qū)域的半導(dǎo)體材料的帶隙能量E_g+電源電壓Vdd(從而，接近于完全能量窗口Vdd*q被用于導(dǎo)通狀態(tài)中的BTBT電流注入)：

|WF_source-WF_ref|＞E_g+Vdd (10)

對于nTFET:WF_source＞W(wǎng)F_ref+E_g+Vdd (11)

對于pTFET:WF_source＜WF_ref-E_g-Vdd (12)

例如，對于包括InGaAs的半導(dǎo)體材料，功函之差應(yīng)當(dāng)至少為0.7V。

根據(jù)諸實(shí)施例，其中異質(zhì)結(jié)構(gòu)被用于源極-溝道-漏極結(jié)構(gòu)，源極側(cè)柵極和參考柵極的功函之間的差優(yōu)選地大于所謂的有效能量帶隙。由于異質(zhì)結(jié)構(gòu)，所以不存在單個E_g。因此，應(yīng)當(dāng)考慮有效能量帶隙，該有效能量帶隙從異質(zhì)結(jié)構(gòu)的一種材料的價電子帶到該異質(zhì)結(jié)構(gòu)的其他材料的導(dǎo)電帶。該有效能量帶隙通常小于個體帶隙。

物理機(jī)制可以如以下進(jìn)行解釋。隨著nTFET器件被截止，在兩個柵極結(jié)構(gòu)下有帶電層(即，在半導(dǎo)體/柵極電介質(zhì)界面處)，其具有與源極區(qū)中相同的載荷子類型。隨著nTFET器件導(dǎo)通，帶電載流子被推離到半導(dǎo)體/參考柵極電介質(zhì)界面下，而帶電層保持在半導(dǎo)體/源極側(cè)柵極電介質(zhì)界面。因此，在源極-溝道-漏極結(jié)構(gòu)的半導(dǎo)體材料內(nèi)發(fā)生了帶彎曲。在特定施加的柵電壓處，溝道區(qū)的導(dǎo)電帶被彎曲到源極側(cè)/溝道界面的價電子帶之下，并且隧穿開始。

根據(jù)諸實(shí)施例，源極側(cè)柵極結(jié)構(gòu)可以部分覆蓋源極區(qū)101?？梢源嬖诮化BL1，其被定義為被源極側(cè)柵極結(jié)構(gòu)覆蓋的源極區(qū)101的長度。交疊L1可以是0nm(所以不存在交疊，即源極側(cè)柵極結(jié)構(gòu)不覆蓋源極區(qū)101)或大于0nm。在欠疊的情形中，會存在本征區(qū)，其中載流子(例如空穴)必須找到它們?nèi)ネT控源極區(qū)的通道。這導(dǎo)致了增加的電阻，這是不期望的。因此，交疊是有益的。交疊L1優(yōu)選地小于10nm，更為優(yōu)選地小于5nm。較小交疊是有益的，因?yàn)槠湎拗屏嗽礃O區(qū)的寄生電容。源極側(cè)柵極結(jié)構(gòu)的剩余部分(G1-L1)隨后覆蓋了溝道區(qū)。該剩余的部分覆蓋了具有不那么強(qiáng)的Urbach帶尾(因?yàn)樗鼈兊姆惦S著減小的摻雜而顯著減小)的源極-溝道-漏極結(jié)構(gòu)的部分。源極區(qū)101的Urbach帶尾對通過器件的電流的影響隨著離源極的距離G1-L1而呈指數(shù)級減小，并且因此該距離優(yōu)選地大于5nm，更優(yōu)選地大于10nm。

根據(jù)諸實(shí)施例，參考柵極結(jié)構(gòu)可以部分覆蓋漏極區(qū)102。

根據(jù)諸實(shí)施例，參考柵極結(jié)構(gòu)可以具有與漏極區(qū)102的欠疊L2。欠疊L2被定義為未被參考柵極結(jié)構(gòu)覆蓋的朝向漏極區(qū)的溝道區(qū)的長度。欠疊L2優(yōu)選地小于30nm，更為優(yōu)選地小于10nm。欠疊的優(yōu)點(diǎn)在于其在漏極側(cè)減弱或移除了雙極隧穿，藉此降低了截止?fàn)顟B(tài)泄漏。

根據(jù)諸實(shí)施例，TFET器件1可以進(jìn)一步包括源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)之間的口袋柵極結(jié)構(gòu)(參見圖4)?？诖鼥艠O結(jié)構(gòu)包括具有口袋功函WF_pocket的口袋柵極電介質(zhì)層109和口袋柵電極108?？诖鼥艠O結(jié)構(gòu)可以在源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)之間，并且接觸到源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)中的一者或兩者。口袋柵極結(jié)構(gòu)也可被放置成離源極側(cè)柵極結(jié)構(gòu)和參考柵極結(jié)構(gòu)中的一者或兩者一定距離處。例如，源極側(cè)柵極結(jié)構(gòu)或參考柵極結(jié)構(gòu)的柵極介電層中的一者或這兩者可以出現(xiàn)在口袋柵極結(jié)構(gòu)與源極側(cè)柵極結(jié)構(gòu)和/或參考柵極結(jié)構(gòu)之間。

口袋功函WF_pocket被選擇成在源極-柵極/口袋柵極界面處創(chuàng)建陡峭的帶彎曲，藉此口袋柵極下的導(dǎo)電帶(nTFET)在能量上比參考柵極下的導(dǎo)電帶下推得更深?？诖鼥艠O結(jié)構(gòu)的優(yōu)點(diǎn)是：口袋增強(qiáng)了亞閾值擺幅，因?yàn)槠浞乐箤?dǎo)通首先在較長隧穿路徑的情況下逐漸發(fā)生，所述較長隧穿路徑逐漸降低：由于口袋柵極，較長的隧穿路徑僅被允許在短柵極-源極/柵極-口袋隧穿路徑導(dǎo)通之后施行，保障了陡峭發(fā)動。

對于nTFET，以下關(guān)系對于不同柵極結(jié)構(gòu)的不同功函是優(yōu)選的：

WF_ref＞W(wǎng)F_pocket (4)

對于pTFET，以下關(guān)系對于不同柵極結(jié)構(gòu)的不同功函是優(yōu)選的：

WF_ref＜WF_pocket (5)

柵電極104、105、108位于各自的柵介電層106、107、109上，從而不延伸超過柵極介電層。

不同柵極結(jié)構(gòu)的柵極介電層106、107、109可以根據(jù)如圖5、6中所示的本公開的不同實(shí)施例用不同的方式放置。柵極介電層中的至少一者可以用共形方式形成在柵極結(jié)構(gòu)和源極-溝道-漏極結(jié)構(gòu)中的一個之上。柵極介電層的一部分將會由此出現(xiàn)在柵電極中的一者和源極-溝道-漏極結(jié)構(gòu)之間，但也出現(xiàn)在其他柵極結(jié)構(gòu)中的一者的柵電極的頂部。

柵極介電層106、107、109優(yōu)選地與它們各自的柵電極104、105、108對齊。柵極介電層106、107、109優(yōu)選地至少位于它們各自的柵電極104、105、108的整個長度之下，但可以覆蓋至多TFET源極-溝道-漏極結(jié)構(gòu)的整個長度。

雖然本文中描述的一些實(shí)施例包括平面TFET器件的示例，但是TFET器件的其他實(shí)現(xiàn)也可以被應(yīng)用于本公開的諸實(shí)施例中，諸如雙柵極TFET、三柵極TFET、全包圍柵極TFET、納米導(dǎo)線TFET….雙柵極TFET包括半導(dǎo)體基板的平面中的源極-溝道-漏極結(jié)構(gòu)(例如，水平源極-溝道-漏極結(jié)構(gòu))，以及位于水平源極-溝道-漏極結(jié)構(gòu)的源極區(qū)的側(cè)壁上的雙柵電極。三柵極TFET包括半導(dǎo)體基板的平面中的源極-溝道-漏極結(jié)構(gòu)(例如，水平源極-溝道-漏極結(jié)構(gòu))，以及分別位于水平源極-溝道-漏極結(jié)構(gòu)的源極區(qū)的側(cè)壁上以及頂部的三個柵電極。柵極全包圍TFET包括水平或垂直源極-溝道-漏極結(jié)構(gòu)(即，基板的平面中的或者基本垂直與基板的平面的源極-溝道-漏極結(jié)構(gòu))，以及位于水平或垂直源極-溝道-漏極結(jié)構(gòu)的源極區(qū)周圍(即，包圍或環(huán)繞繞水平或垂直源極-溝道-漏極結(jié)構(gòu)的源極區(qū))的全包圍柵電極。納米導(dǎo)線TFET包括至少形成溝道區(qū)，以及任選的溝道區(qū)和源極區(qū)與漏極區(qū)中的一者或多者的納米導(dǎo)線，以及圍繞(即，包圍或環(huán)繞)該納米導(dǎo)線TFET的源極區(qū)的全包圍柵電極結(jié)構(gòu)。

諸實(shí)施例的TFET的概念以及本發(fā)明的其他特性、特征和優(yōu)點(diǎn)進(jìn)一步可應(yīng)用于所有TFET實(shí)現(xiàn)，而與用作源極材料、用作溝道材料以及用作漏極材料的半導(dǎo)體材料無關(guān)，包括具有與溝道材料不同和/或與漏極材料不同的源極材料的TET，包括具有與溝道材料不同的漏極材料的TFET?？赡艿陌雽?dǎo)體材料包括但不限于IV族材料(諸如，硅、鍺、碳)或其二元化合物，或III/V族材料(諸如銦、鎵、砷、銻、鋁、磷、硼、氮)或其二元、三元或四元化合物，或II/VI族材料(諸如，鎘、鋅、硫、銫、碲、氧)或其二元、三元或四元化合物，或碳納米管或2D材料(石墨烯、過渡金屬二元硫化物)。

諸實(shí)施例的TFET的概念及本發(fā)明的其他特性、特征和優(yōu)點(diǎn)進(jìn)一步可應(yīng)用于所有TFET實(shí)現(xiàn)，而與其柵極電介質(zhì)材料和厚度無關(guān)?？赡艿臇艠O電介質(zhì)材料包括但不限于硅基氧化物(例如，二氧化硅、氮氧化硅)、氧化鋁、高k氧化物(氧化物、氮氧化物、硅酸鹽和過渡金屬的氮化硅酸鹽，這些過渡金屬諸如鉿、鉭、鈦、鈮、釩、銥、鋯)。