本實(shí)用新型涉及半導(dǎo)體器件以及半導(dǎo)體工藝技術(shù)領(lǐng)域，具體涉及一種碳化硅靜電感應(yīng)晶閘管。

背景技術(shù)：

隨著科學(xué)技術(shù)的迅猛發(fā)展，對(duì)功率半導(dǎo)體器件的性能提出了越來越高的要求。目前使用的功率器件主要由硅等傳統(tǒng)半導(dǎo)體材料制成，由于受材料性能的限制，器件的電學(xué)性能已經(jīng)難以持續(xù)的大幅提高；而且用這些材料制成的器件不能在高溫強(qiáng)輻射等惡劣環(huán)境下長(zhǎng)期工作，特別是在新能源、汽車電子、航空航天等領(lǐng)域中，傳統(tǒng)的硅功率器件已經(jīng)逐漸難以勝任。

在眾多新型半導(dǎo)體材料中，碳化硅(SiC)材料以其良好的物理和電學(xué)性能成為制造新一代半導(dǎo)體功率器件和電路的首選材料。尤其是高溫、高壓和高頻電力電子應(yīng)用領(lǐng)域，SiC功率器件更具有硅功率器件難以比擬的優(yōu)勢(shì)和潛力。

近年來，SiC器件的商用化有了很大的進(jìn)展，包括Cree、英飛凌、羅姆等多家公司可以提供包括SiC SBD、JFET、MOSFET商用產(chǎn)品，但是SiC功率器件的廣泛應(yīng)用還面臨著很多的挑戰(zhàn)。特別是SiC全控型功率器件的發(fā)展相對(duì)較慢，目前市場(chǎng)上只有少數(shù)國(guó)外公司可以提供種類比較單一的SiC全控型功率器件，而且價(jià)格高昂，難以廣泛應(yīng)用于民用領(lǐng)域。

在眾多的SiC功率器件類型中，SiC JFET是電壓控制的單極型器件，具有單步制備工藝相對(duì)成熟且不存在MOS界面層質(zhì)量問題等優(yōu)點(diǎn)，一直是中等額度電壓SiC功率器件的研究熱點(diǎn)，并成為了首款商用的SiC全控型功率器件，但至今未能廣泛推廣。其中最大的問題是SiC JFET的正、反向特性都同時(shí)敏感的依賴于溝道區(qū)域的結(jié)構(gòu)和工藝參數(shù)，這給高功率常關(guān)型SiC JFET的結(jié)構(gòu)設(shè)計(jì)和工藝研制帶來了困難，提高了器件制備成本，影響了器件的應(yīng)用。

為了解決常關(guān)型SiC JFET折中開態(tài)電阻和關(guān)態(tài)特性困難的問題，引入電導(dǎo)調(diào)制效應(yīng)是比較理想的選擇，常見的方案有兩種：一是將SiC JFET工作于雙極模式下(BJFET/BMFET)，讓柵源PN結(jié)正偏向溝道內(nèi)注入的少數(shù)載流子以調(diào)制開態(tài)電阻；二是采用類似于SITH(靜電感應(yīng)晶閘管)的結(jié)構(gòu)，在漏極引入一個(gè)PN結(jié)。

其中第一種方案雖然不增加工藝難度，但需要柵極由電壓驅(qū)動(dòng)轉(zhuǎn)變?yōu)殡娏黩?qū)動(dòng)，不僅會(huì)增大驅(qū)動(dòng)功率、增加驅(qū)動(dòng)電路復(fù)雜度；同時(shí)由于柵極注入只能調(diào)制溝道低摻雜區(qū)的電導(dǎo)率，所以該方案的應(yīng)用價(jià)值有限。

而靜電感應(yīng)晶閘管可以看出JFET與PIN的串聯(lián)，即具有SiC JFET工藝成熟、易驅(qū)動(dòng)的優(yōu)點(diǎn)，又具有更強(qiáng)烈的電導(dǎo)調(diào)制效應(yīng)。與BJFET相比，SITH漏端PN結(jié)注入的少子可以有效的調(diào)制整個(gè)漂移區(qū)的電導(dǎo)率，有效降低器件的開態(tài)電阻。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中的問題，本實(shí)用新型提出一種有利于降低器件開態(tài)電阻、提升功率特性的碳化硅靜電感應(yīng)晶閘管。

為了實(shí)現(xiàn)以上目的，本實(shí)用新型所采用的技術(shù)方案為：包括自下而上依次設(shè)置的N型歐姆接觸電極、N型SiC襯底、P型SiC緩沖層、P型SiC漂移層和P型電流增強(qiáng)層，P型電流增強(qiáng)層上刻蝕形成有若干個(gè)臺(tái)階，相鄰臺(tái)階之間設(shè)有溝槽，所述臺(tái)階頂部設(shè)置有P型SiC歐姆接觸層，P型SiC歐姆接觸層的上部設(shè)置有P型歐姆接觸電極，P型歐姆接觸電極的形狀與P型SiC歐姆接觸層相同，所述溝槽內(nèi)設(shè)置有肖特基電極，肖特基電極與臺(tái)階側(cè)面和溝槽底部均接觸，所述N型歐姆接觸電極和P型歐姆接觸電極均包括依次沉積的Ni層和Pt層，所述肖特基電極包括依次沉積的Ni層、Cr層和Au層，或者Ti層、Cr層和Au層，或者Pt層、Cr層和Au層。

所述N型SiC襯底的摻雜濃度為1×10¹⁸～1×10¹⁹cm^-3。

所述P型SiC緩沖層的厚度為0.5～2.0μm，摻雜濃度為1×10¹⁶～5×10¹⁷cm^-3。

所述P型SiC漂移層的厚度為材料中空穴擴(kuò)散長(zhǎng)度的0.4～0.9倍，摻雜濃度N_drift為1×10¹⁴～8×10¹⁵cm^-3。

所述P型電流增強(qiáng)層的摻雜濃度N_CSL為1×10¹⁶～1×10¹⁷cm^-3，位于溝槽底部的P型電流增強(qiáng)層的厚度為0.5～2μm。

所述臺(tái)階高度為1.5～3.5μm，臺(tái)階寬度為的1.0～2.0倍。

所述P型歐姆接觸層的摻雜濃度為1×10¹⁸～1×10¹⁹cm^-3，厚度為0.2～0.5μm。

所述P型歐姆接觸電極的Ni層厚度為200nm～400nm，Pt層的厚度為50nm～200nm；N型歐姆接觸電極的Ni層厚度為200nm～400nm，Pt層厚度為50nm～200nm；肖特基電極的Ni層、Ti層或Pt層的厚度為50～200nm，Cr層厚度為50～100nm，Au層厚度為50～500nm。

與現(xiàn)有技術(shù)相比，本實(shí)用新型采用N型SiC襯底，通過與P型SiC漂移層形成PN結(jié)提供少子注入以獲得電導(dǎo)調(diào)制效應(yīng)，并在N型SiC襯底與P型SiC漂移層之間設(shè)置P型緩沖層以避免穿通，在P型SiC漂移層與P型SiC歐姆接觸層之間設(shè)置P型電流增強(qiáng)層以降低溝道區(qū)的阻抗。采用肖特基電極替代PN結(jié)作為器件的柵極以降低工藝復(fù)雜度及柵極開關(guān)特性。對(duì)于常規(guī)結(jié)構(gòu)的SiC JFET，器件的開態(tài)電阻和擊穿電壓都敏感依賴于溝道區(qū)的材料參數(shù)，難以折中。尤其是對(duì)于常關(guān)型器件，很難同時(shí)獲得低開態(tài)電阻和高擊穿電壓。本實(shí)用新型的P溝新型柵結(jié)構(gòu)碳化硅靜電感應(yīng)晶閘管通過采用N型SiC襯底形成的少子注入調(diào)制低摻雜的P型SiC漂移層，通過對(duì)結(jié)構(gòu)參數(shù)的優(yōu)化設(shè)計(jì)讓電導(dǎo)調(diào)制效應(yīng)可以覆蓋整個(gè)漂移區(qū)，即及少子擴(kuò)散長(zhǎng)度大于漂移區(qū)厚度，即可顯著削弱漂移區(qū)摻雜對(duì)開態(tài)電阻的影響。對(duì)于這種類型的器件，理論上有N溝，即采用N型的溝道和漂移層，和P溝，即P型的溝道和漂移層兩種技術(shù)方案，即分別采用采用空穴和電子作為襯底注入的少子以調(diào)制溝道區(qū)的電導(dǎo)率。一般情況下電子的擴(kuò)散長(zhǎng)度要比空穴的擴(kuò)散長(zhǎng)度長(zhǎng)，比如SiC中電子的少子擴(kuò)散長(zhǎng)度Ln為10～25μm，而空穴的擴(kuò)散長(zhǎng)度Lp為5～12μm。因此，采用P型溝道可以獲得更強(qiáng)的電導(dǎo)調(diào)制效應(yīng)，從而可以進(jìn)一步降低漂移區(qū)厚度和摻雜濃度，從而獲得高擊穿電壓。本實(shí)用新型可以有效解決傳統(tǒng)SiC JFET存在的問題，同時(shí)獲得低開態(tài)電阻和高擊穿電壓，提高設(shè)計(jì)靈活度，降低工藝難度，新穎合理，實(shí)用性強(qiáng)。

進(jìn)一步，為了獲得高的擊穿電壓，需要降低漂移區(qū)摻雜濃度和增加漂移區(qū)的厚度，但這都會(huì)顯著增大開態(tài)電阻。由于漂移層的厚度由電導(dǎo)調(diào)制效應(yīng)決定，且開態(tài)電阻不再受漂移區(qū)摻雜濃度的影響，本實(shí)用新型通過采用低摻雜的漂移區(qū)以獲得高擊穿電壓。采用本方案的設(shè)計(jì)后，開態(tài)電阻和擊穿電壓分別由兩個(gè)參數(shù)決定，大大增加了設(shè)計(jì)靈活度。

進(jìn)一步，器件關(guān)態(tài)時(shí)，柵耗盡區(qū)很容易延伸到襯底，即發(fā)生穿通，這會(huì)導(dǎo)致器件的擊穿特性變差。本實(shí)用新型在N型襯底和P型漂移層之間設(shè)置P型緩沖層，以避免穿通的發(fā)生，有利于提升擊穿電壓。

進(jìn)一步，由于采用了低摻雜的漂移層，溝道區(qū)的阻抗會(huì)顯著上升，本實(shí)用新型在P型漂移層與歐姆接觸層之間設(shè)置P型電流增強(qiáng)層以降低溝道區(qū)的阻抗，從而降低漂移層低摻雜對(duì)開態(tài)電阻的影響，提升器件性能，提高設(shè)計(jì)的靈活度。

進(jìn)一步，采用了本實(shí)用新型的結(jié)構(gòu)后，設(shè)計(jì)和研制開態(tài)電阻低的常關(guān)型器件更為容易，設(shè)計(jì)方法是溝道寬度，即臺(tái)階寬度小于等于2倍柵耗盡層厚度，根據(jù)器件物理的知識(shí)，耗盡層厚度為其中V_D為勢(shì)壘高度，對(duì)于SiC材料和本結(jié)構(gòu)的特點(diǎn)，約等于

進(jìn)一步，采用肖特基電極替代傳統(tǒng)的PN結(jié)作為柵極，用一次金屬淀積工藝替代柵區(qū)離子注入、雜質(zhì)激活退火工藝以及金屬電極等多步復(fù)雜工藝，可以顯著降低工藝難度和復(fù)雜度。同時(shí)，與離子注入不同，肖特基接觸不消耗材料厚度，有利于降低器件的設(shè)計(jì)難度和刻蝕工藝難度。同時(shí)，與PN結(jié)不同，肖特基接觸沒有擴(kuò)散電容，有利于提升柵極開關(guān)特性。

附圖說明

圖1為本實(shí)用新型的結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型制造方法的流程圖；

圖3a為本實(shí)用新型制造方法步驟一完成后的器件結(jié)構(gòu)示意圖，圖3b為步驟二完成后的器件結(jié)構(gòu)示意圖，圖3c為步驟三完成后的器件結(jié)構(gòu)示意圖，圖3d為步驟四、五、六完成后的器件結(jié)構(gòu)示意圖；

其中，1-N型SiC襯底；2-P型SiC緩沖層；3-P型SiC漂移層；4-P型SiC電流增強(qiáng)層；5-P型SiC歐姆接觸層；6-P型歐姆接觸電極；7-N型歐姆接觸電極；8-肖特基電極。

具體實(shí)施方式

下面結(jié)合具體的實(shí)施例和說明書附圖對(duì)本實(shí)用新型作進(jìn)一步的解釋說明。

參見圖1，本實(shí)用新型的結(jié)構(gòu)包括由N型SiC襯底1和設(shè)置在N型SiC襯底上部的P型SiC緩沖層2，P型SiC緩沖層2上設(shè)置P型SiC漂移層3，P型SiC漂移層3上設(shè)置P型SiC電流增強(qiáng)層4，P型SiC電流增強(qiáng)層4上設(shè)置P型SiC歐姆接觸層5，P型電流增強(qiáng)層4和P型SiC歐姆接觸層5上刻蝕形成多個(gè)臺(tái)階，相鄰臺(tái)階之間設(shè)有溝槽，在臺(tái)階側(cè)面和溝槽底部設(shè)置有肖特基電極8，P型SiC歐姆接觸層5上部設(shè)置有形狀與所述P型SiC歐姆接觸層5形狀相同的P型歐姆接觸電極6，N型SiC襯底1下部設(shè)置有N型歐姆接觸電極7。

N型SiC襯底1的摻雜濃度為1×10¹⁸～1×10¹⁹cm^-3；P型SiC緩沖層2的厚度為0.5～2.0μm，摻雜濃度1×10¹⁶～5×10¹⁷cm^-3，厚度薄與摻雜濃度成反比例關(guān)系；P型SiC漂移層3的厚度為材料中空穴擴(kuò)散長(zhǎng)度的0.4～0.9倍，摻雜濃度N_drift為1×10¹⁴～8×10¹⁵cm^-3；臺(tái)階高度1.5～3.5μm，臺(tái)階寬度為的1.0～2.0倍，P型電流增強(qiáng)層4的摻雜濃度N_CSL為1×10¹⁶～1×10¹⁷cm^-3，其下邊界延伸到溝槽底部下方0.5～2μm，即位于溝槽底部的P型電流增強(qiáng)層4的厚度為0.5～2μm；P型歐姆接觸層5摻雜濃度為1×10¹⁸～1×10¹⁹cm^-3，厚度為0.2～0.5μm；肖特基電極6由下向上由三層金屬構(gòu)成，Ni、Ti或Pt層，以及Cr層和Au層，其中Ni、Ti或Pt層厚度為50～200nm，Cr層厚度50～100nm，Au層厚度50～500nm。

參見圖1，本實(shí)用新型制造方法包括以下步驟：

步驟一、由SiC基片構(gòu)成的N型SiC襯底1，如圖3a所示；

步驟二、采用化學(xué)氣相沉積法在襯底1的上表面上依次外延生長(zhǎng)厚度為0.5～2.0μm，摻雜濃度為1×10¹⁶～5×10¹⁷cm^-3的P型SiC緩沖層2；厚度為材料中空穴擴(kuò)散長(zhǎng)度的0.4～0.9倍，摻雜濃度N_drift為1×10¹⁴～8×10¹⁵cm^-3的P型SiC漂移層3；摻雜濃度N_CSL為1×10¹⁶～1×10¹⁷cm^-3，位于溝槽底部的P型電流增強(qiáng)層4的厚度為0.5～2μm的P型SiC電流增強(qiáng)層4；摻雜濃度為1×10¹⁸～1×10¹⁹cm^-3，厚度為0.2～0.5μm的P型SiC歐姆接觸層5，如圖3b所示；

步驟三、通過SF₆氣體，采用反應(yīng)離子干法刻蝕法在P型SiC電流增強(qiáng)層4和P型SiC歐姆接觸層5上刻蝕出高度為1.5～3.5μm，臺(tái)階寬度為的1.0～2.0倍，間距為2～5μm的若干個(gè)臺(tái)階，相鄰臺(tái)階之間設(shè)溝槽，如圖3c所示；

步驟四、在P型SiC歐姆接觸層5上方依次淀積Ni層和Pt層，Ni層的厚度為200nm～400nm，第一Pt層的厚度為50nm～200nm；

步驟五、在N型SiC襯底1下方依次淀積Ni層和Pt層，Ni層的厚度為200nm～400nm，第一Pt層的厚度為50nm～200nm；

步驟六、在N₂氣氛下進(jìn)行溫度為950℃～1050℃的熱退火，在在P型SiC歐姆接觸層5的上部形成由Ni層和Pt層構(gòu)成的P型歐姆接觸電極6；在N型SiC襯底1下方形成由Ni層和Pt層構(gòu)成的N型歐姆接觸電極7，如圖3d所示；

步驟七、在溝槽底部和臺(tái)階側(cè)面依次淀積厚度為50～200nm的Ni層、Ti層或Pt層，以及Cr金屬50～100nm和Au金屬50～500nm，形成肖特基電極8，即得到P溝肖特基柵碳化硅靜電感應(yīng)晶閘管。

本實(shí)用新型提出的結(jié)構(gòu)和工藝方案，可以有效解決傳統(tǒng)SiC JFET存在的問題，同時(shí)獲得低開態(tài)電阻和高擊穿電壓，提高設(shè)計(jì)靈活度，降低工藝難度，新穎合理，實(shí)用性強(qiáng)。