本發(fā)明涉及功率半導體領(lǐng)域，具體涉及一種溝槽型SiC MOSFET用原胞。

背景技術(shù)：

SiC溝槽型MOSFET(UMOSFET)具有很多優(yōu)勢，如p基區(qū)可以用外延生長形成，消除了離子注入形成p基區(qū)時缺陷帶來的影響，另外，溝槽型MOSFET的原胞可以做到更小，電流密度更高，特別是對于SiC材料昂貴的價格，可顯著的降低芯片成本。但是UMOSFET存在溝槽底部電場集中，以致柵介質(zhì)可靠性差的問題，圖1為一種普通規(guī)格的n溝道UMOSFET原胞的示意圖，在關(guān)斷狀態(tài)下，加在漏極上的高壓就會作用在漂移層上，溝槽底部的A點將是電場最集中的地方，導致溝槽底部的柵介質(zhì)容易被擊穿。為了解決這個問題，一些本領(lǐng)域技術(shù)人員設計了源溝槽結(jié)構(gòu)，用源的溝槽結(jié)構(gòu)達到屏蔽柵的效果，降低柵的電場。但是這種工藝復雜，同時也會增加原胞的尺寸。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于提供一種溝槽型SiC MOSFET用原胞，該原胞在原胞的基區(qū)下方(B區(qū)域)和溝槽底部(C區(qū)域)分別進行了再摻雜，B和C區(qū)域與漂移區(qū)形成相反的摻雜類型，在器件處于阻斷情況下，在漂移區(qū)形成耗盡區(qū)，屏蔽溝槽底部的電場，從而保護了溝槽的底部和角落。

為實現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種溝槽型SiC MOSFET用原胞，所述原胞的基區(qū)的下方及溝槽底部均設置有一個再摻雜區(qū)，所述再摻雜區(qū)的摻雜類型和所述基區(qū)保持一致，和漂移區(qū)的摻雜類型相反；基區(qū)下方的再摻雜區(qū)為B區(qū)域，B區(qū)域與基區(qū)相連；溝槽底部的再摻雜區(qū)為C區(qū)域，C區(qū)域設置在溝槽的正下方；所述再摻雜區(qū)的深度比原胞的溝槽深0.2-1μm。

進一步，所述B區(qū)域距離溝槽邊緣1-4μm。

進一步，所述B區(qū)域距離溝槽邊緣1.5μm。

進一步，所述C區(qū)域的寬度比溝槽的寬度小0.4-2μm。

進一步，所述B區(qū)域和所述C區(qū)域不相連，二者之間的間隔為1.5-5μm。

進一步，所述B區(qū)域和所述C區(qū)域相連，構(gòu)成另一種結(jié)構(gòu)原胞。

進一步，所述原胞在組成器件的有源區(qū)結(jié)構(gòu)時，以所述B區(qū)域與所述C區(qū)域不相連結(jié)構(gòu)的原胞為主并聯(lián)排列；相連結(jié)構(gòu)的原胞稀疏分布，呈周期性排列。

本發(fā)明具有以下優(yōu)點：

本申請的原胞在原胞的基區(qū)下方(B區(qū)域)和溝槽底部(C區(qū)域)分別進行了再摻雜，B和C區(qū)域與漂移區(qū)形成相反的摻雜類型，在器件處于阻斷情況下，在漂移區(qū)形成耗盡區(qū)，屏蔽溝槽底部的電場，從而保護了溝槽的底部和角落。B區(qū)域和C區(qū)域不相連的一般原胞結(jié)構(gòu)中，B區(qū)域和C區(qū)域之間的間隔大于無外加電壓下B和C區(qū)域之間的空間耗盡區(qū)寬度，B區(qū)域與溝槽間距要大于無外加電壓下漂移層的空間耗盡區(qū)寬度，保持電流導通路徑。

附圖說明

圖1：現(xiàn)有技術(shù)中SiC UMOSFET原胞示意圖；

圖2：本申請的SiC UMOSFET原胞一般結(jié)構(gòu)示意圖；

圖3：本申請的SiC UMOSFET另一種結(jié)構(gòu)原胞結(jié)構(gòu)示意圖；

圖中，1-源電極、2-隔離鈍化層、3-漏電極、4-基區(qū)、5-漂移區(qū)、6-襯底、7-B區(qū)域、8-C區(qū)域、9-多晶硅柵電極、10-柵氧化層。

具體實施方式

下面，參考附圖，對本發(fā)明進行更全面的說明，附圖中示出了本發(fā)明的示例性實施例。然而，本發(fā)明可以體現(xiàn)為多種不同形式，并不應理解為局限于這里敘述的示例性實施例。而是，提供這些實施例，從而使本發(fā)明全面和完整，并將本發(fā)明的范圍完全地傳達給本領(lǐng)域的普通技術(shù)人員。

為了易于說明，在這里可以使用諸如“上”、“下”“左”“右”等空間相對術(shù)語，用于說明圖中示出的一個元件或特征相對于另一個元件或特征的關(guān)系。應該理解的是，除了圖中示出的方位之外，空間術(shù)語意在于包括裝置在使用或操作中的不同方位。例如，如果圖中的裝置被倒置，被敘述為位于其他元件或特征“下”的元件將定位在其他元件或特征“上”。因此，示例性術(shù)語“下”可以包含上和下方位兩者。裝置可以以其他方式定位(旋轉(zhuǎn)90度或位于其他方位)，這里所用的空間相對說明可相應地解釋。

如下內(nèi)容均以n溝道型UMOSFET為例進行詳細說明。

如圖2-3所示，本申請?zhí)峁┝艘环N溝槽型SiC MOSFET用原胞，原胞的基區(qū)4的下方及溝槽底部均設置有一個再摻雜區(qū)，再摻雜區(qū)的摻雜類型和基區(qū)4的摻雜類型保持一致，和漂移區(qū)5的摻雜類型相反；基區(qū)4下方的再摻雜區(qū)為B區(qū)域7，B區(qū)域7與基區(qū)4相連；溝槽底部的再摻雜區(qū)為C區(qū)域8，C區(qū)域8設置在溝槽的正下方；再摻雜區(qū)的深度比原胞的溝槽深0.2-1μm。

本發(fā)明的SiC UMOSFET用原胞，通過在基區(qū)4和溝槽底部的再摻雜，實現(xiàn)屏蔽柵介質(zhì)電場的目的。以n溝道UMOSFET器件為例，在原胞的p基區(qū)下方和溝槽底部分別進行了p型摻雜。B和C區(qū)域與漂移區(qū)形成相反的摻雜類型，在器件處于阻斷情況下，在漂移區(qū)形成耗盡區(qū)，屏蔽溝槽底部的電場，從而保護了溝槽的底部和角落。B和C區(qū)域的間隔可以是1.5μm-5μm間，間隔大于無外加電壓下B和C區(qū)域之間的空間耗盡區(qū)寬度，B區(qū)域與溝槽間距要大于無外加電壓下漂移層的空間耗盡區(qū)寬度，保持電流導通路徑。

在由本申請的原胞構(gòu)成的整個芯片中的部分原胞中，B區(qū)域7與C區(qū)域8在電學上是相連的，本發(fā)明中稱這部分原胞為乙結(jié)構(gòu)原胞。電學上相連是通過在B區(qū)域7和C區(qū)域8之間的漂移區(qū)部分也進行了p型摻雜來實現(xiàn)的(如圖3所示)摻雜濃度與B、C區(qū)可以相同，也可以不同，優(yōu)選地與B區(qū)和C區(qū)一致。C區(qū)與B區(qū)保持電學相連的目的是，使C區(qū)與B區(qū)，同時與源電極保持電位一致。這些B區(qū)域7與C區(qū)域8相連的乙結(jié)構(gòu)原胞在整個芯片有源區(qū)也是周期排列的。如對于表面為條形陣列布局的原胞結(jié)構(gòu)，可以周期性的分布乙結(jié)構(gòu)原胞，乙結(jié)構(gòu)的原胞尺寸與原結(jié)構(gòu)一致，乙結(jié)構(gòu)中B區(qū)域與C區(qū)域互聯(lián)的部分的寬度L為1-3μm(圖中為垂直于紙面方向)。互聯(lián)部分不作為導電的通道，因此面積需要盡可能的小。這樣，通過這些乙結(jié)構(gòu)的原胞，整個芯片的所有原胞的B區(qū)域與C區(qū)域也形成電學相連。

對于表面為矩形陣列布局的原胞結(jié)構(gòu)，由于溝槽是互相連通在一起的，因此只需要部分溝槽底部的C區(qū)與B區(qū)連通即可。同樣可以周期性的分布乙結(jié)構(gòu)原胞，乙結(jié)構(gòu)的原胞尺寸與原結(jié)構(gòu)一致，乙結(jié)構(gòu)中B區(qū)域與C區(qū)域互聯(lián)的部分的寬度(圖中為垂直于紙面方向)小于等于源臺面的尺寸。互聯(lián)部分不作為導電的通道，因此面積需要盡可能的小。

對于表面為六角形密排或原子晶格等其他布局的原胞結(jié)構(gòu)，也是用類似的方法。整個器件結(jié)構(gòu)還包括結(jié)終端部分和電極壓塊部分，結(jié)終端區(qū)可以采用結(jié)終端擴展方法(JTE)和場限環(huán)方法(FLR)等結(jié)構(gòu)，為本領(lǐng)域工程師所熟知。

下面以一個具體的SiC UMOSFET結(jié)構(gòu)對本申請作進一步說明：

如一個1200V的SiC UMOSFET結(jié)構(gòu)，漂移區(qū)的摻雜濃度為5-7E15cm^-3，厚度為10-12μm。p基區(qū)的摻雜濃度1E16-2E17，厚度為1-2μm。n++區(qū)的摻雜濃度大于1E19，厚度為0.3-0.5μm。p++摻雜濃度大于1E19，厚度大于等于n++區(qū)厚度。溝槽深度比p基區(qū)深0.2-0.5μm，寬度為1-2μm。隔離鈍化層2寬度比溝槽寬度寬1-2μm。源歐姆接觸電極尺寸為2μm。則原胞寬度為6-8μm。原胞結(jié)構(gòu)為中心軸對稱的。一般而言，原胞尺寸越小，單位面積的原胞密度越高，電流密度也就越大。但是原胞線寬的設計要考慮到工藝平臺的能力。

B區(qū)域與C區(qū)域的深度比溝槽深0.2-0.5μm之間，摻雜類型與基區(qū)一致，與漂移區(qū)相反。B區(qū)與基區(qū)連在一起。對一般結(jié)構(gòu)的原胞，B區(qū)域距離溝槽邊緣1.5μm。C區(qū)域在溝槽正下方，寬度比溝槽寬度小0.4μm。B與C區(qū)域的間距設計要能在器件高壓阻斷狀態(tài)下有效的屏蔽溝槽底部和柵介質(zhì)，因此不能太寬。同時在整個器件的結(jié)構(gòu)上，乙結(jié)構(gòu)原胞周期排列，B與C區(qū)域的互聯(lián)部分的寬度(圖中為垂直于紙面方向)小于源臺面的尺寸。

器件的源電極1和多晶硅柵電極9的PaD設計和結(jié)終端的設計參考一般的設計方法，其中結(jié)終端可以是場限環(huán)(FLR)結(jié)構(gòu)或結(jié)終端擴展(JTE)結(jié)構(gòu)或其他結(jié)構(gòu)，為本領(lǐng)域內(nèi)工程師所熟知。

溝槽內(nèi)填充的為多晶硅柵電極9，溝槽外層為柵氧化層10；原胞底部為漏電極3，漏電極3上方為襯底6。

上面所述只是為了說明本發(fā)明，應該理解為本發(fā)明并不局限于以上實施例，符合本發(fā)明思想的各種變通形式均在本發(fā)明的保護范圍之內(nèi)。