本實(shí)用新型涉及相變存儲(chǔ)器單元。特別地，本公開涉及相變存儲(chǔ)器單元的加熱器的制作。

背景技術(shù)：

如已知的，相變存儲(chǔ)器使用具有在有著不同的電特性的兩個(gè)相之間切換的性質(zhì)的一類材料，該兩個(gè)相與材料的兩種不同晶體結(jié)構(gòu)相關(guān)聯(lián)并且確切地說是無序非晶相和有序結(jié)晶相或多晶相。兩個(gè)相因此與彼此頗為不同(甚至相差兩個(gè)或更多數(shù)量級(jí))的電阻率的值相關(guān)聯(lián)。

當(dāng)前，可以在相變存儲(chǔ)器單元中使用周期表的XVI族元素，諸如例如Te或Se，也稱為硫族化合物材料(chalcogenide material)或硫族化合物。如例如從P.Zuliani等人在IEEE關(guān)于電子器件的學(xué)報(bào) (IEEE Transactions on Electron Devices)2013年11月1日第60卷第 12期第4020至4026頁發(fā)表的“利用優(yōu)化的Ge_xSb_yTe_z克服相變存儲(chǔ)器中的溫度限制(Overcoming Temperature Limitations in Phase Change Memories With Optimized Ge_xSb_yTe_z)”中已知的，可以使用通過適當(dāng)?shù)剡x取形成Ge、Sb和Te的合金(Ge_xSb_yTe_z，例如Ge₂Sb₂Te₅)的元素的百分比而優(yōu)化的所述合金。

發(fā)生相轉(zhuǎn)變所處的溫度取決于所使用的相變材料。在Ge₂Sb₂Te₅合金的情況中，例如，低于150℃時(shí)非晶相和結(jié)晶相兩者是穩(wěn)定的。如果溫度被增加超過200℃，則注意到存在晶體的快速重新排列，并且材料變成結(jié)晶的。為了使硫族化合物進(jìn)入非晶態(tài)，有必要進(jìn)一步增加溫度直到熔點(diǎn)(近似600℃)并接著迅速將其冷卻。

已知利用相變材料作為用于存儲(chǔ)兩個(gè)穩(wěn)定狀態(tài)(非晶態(tài)和結(jié)晶態(tài))的元件的許多存儲(chǔ)器，兩個(gè)穩(wěn)定狀態(tài)可以各與處于“1”或“0”的相應(yīng)位相關(guān)聯(lián)。在這些存儲(chǔ)器中，多個(gè)存儲(chǔ)器單元成行和列地布置以形成陣列。各存儲(chǔ)器單元被耦合至可通過諸如PN二極管、雙極結(jié)型晶體管或MOS晶體管等的任何開關(guān)器件來實(shí)施的相應(yīng)選擇元件，并且典型地包括與電阻觸點(diǎn)(也稱為加熱器)接觸的硫族化合物區(qū)域。存儲(chǔ)元件形成在硫族化合物區(qū)域與加熱器之間的接觸區(qū)中。加熱器被連接至選擇元件的導(dǎo)電端子。

事實(shí)上，從電的角度，結(jié)晶溫度和熔化溫度通過引起經(jīng)過電阻觸點(diǎn)的電流的流動(dòng)從而通過焦耳效應(yīng)將其加熱來獲得，電阻觸點(diǎn)與硫族化合物材料直接接觸地延伸或者在功能上被耦合至硫族化合物材料。

根據(jù)現(xiàn)有技術(shù)，已知相變存儲(chǔ)器單元的制作的各種工藝，然而這些工藝呈現(xiàn)出一些缺點(diǎn)和限制。特別地，已知類型的工藝正常情況下要求許多制造步驟以形成選擇元件、硫族化合物區(qū)域、加熱器及用于將選擇元件和存儲(chǔ)元件連接至位線和字線的觸點(diǎn)。例如在EP 1 729 355中描述了該類型的相變存儲(chǔ)器器件的實(shí)施例的示例。

通過硫族化合物區(qū)域的、加熱器的和觸點(diǎn)的自對(duì)齊的技術(shù)部分解決了這些問題。然而，制造步驟并且特別是制作加熱器所要求的精確度以及用于使加熱器與硫族化合物區(qū)域之間的接觸區(qū)最小化所需的解決方案(具有亞光刻尺寸的厚度和/或直徑的加熱器的形成)致使用于該類型存儲(chǔ)器單元的制造的工藝有問題、長(zhǎng)且容易經(jīng)受誤差。

此外，存在著旨在將相變存儲(chǔ)器集成在CMOS平臺(tái)中從而提供嵌入式類型的器件或電路的越來越多地要求的努力，CMOS平臺(tái)設(shè)置有具有范圍廣泛的功能的邏輯器件(例如，微控制器)。

因此感到有提供將克服上面所陳述的缺陷的相變存儲(chǔ)器單元和用于制造該相變存儲(chǔ)器單元的方法的需要。

技術(shù)實(shí)現(xiàn)要素：

本公開的目的是提供一種相變存儲(chǔ)器單元，以至少部分地解決現(xiàn)有技術(shù)中的上述問題。

根據(jù)本實(shí)用新型，結(jié)果是提供了如隨附權(quán)利要求中所限定的相變存儲(chǔ)器單元和用于制造該相變存儲(chǔ)器單元的方法。

根據(jù)本公開的一個(gè)方面，提供了一種相變存儲(chǔ)器單元，包括：

襯底，容納包括第一導(dǎo)電電極的用于選擇所述存儲(chǔ)器單元的晶體管；

在所述選擇晶體管上的第一電絕緣層；

穿過所述電絕緣層的第一導(dǎo)電通孔，被電耦合至所述第一導(dǎo)電電極；

加熱器元件，包括與所述第一導(dǎo)電通孔電接觸的第一部分和與所述第一部分電連續(xù)且正交于所述第一部分延伸的第二部分；

第一保護(hù)元件，在所述加熱器元件的所述第一部分和所述第二部分上延伸；

第二保護(hù)元件，與所述加熱器元件的所述第一部分并與所述第一保護(hù)元件直接橫向接觸地延伸；以及

相變區(qū)域，在所述加熱器元件之上與所述加熱器元件電且熱接觸地延伸。

在一個(gè)實(shí)施例中，所述加熱器元件的所述第一部分在橫向截面圖中沿著平行于所述襯底的平放的平面的第一方向延伸，并且所述加熱器元件的所述第二部分在橫向截面圖中沿著正交于所述襯底的所述平放的平面的第二方向延伸。

在一個(gè)實(shí)施例中，所述加熱器元件的所述第一部分的在所述第一方向上的空間延伸等于所述第一保護(hù)元件的在所述第一方向上的厚度。

在一個(gè)實(shí)施例中，所述第二保護(hù)元件的沿著所述第二方向的空間延伸等于所述加熱器元件的所述第一部分的厚度與所述第一保護(hù)元件的沿著所述第二方向的厚度的總和。

在一個(gè)實(shí)施例中，所述加熱器元件由經(jīng)受氧化的電阻材料制成，并且所述第一保護(hù)元件和所述第二保護(hù)元件由被設(shè)計(jì)成抑制對(duì)所述加熱器元件的所述氧化的電阻材料制成。

在一個(gè)實(shí)施例中，所述存儲(chǔ)器單元進(jìn)一步包括：在所述相變區(qū)域上的第二電絕緣層；在所述第二電絕緣層上的導(dǎo)線；以及穿過所述第二電絕緣層的第二導(dǎo)電通孔，所述第二導(dǎo)電通孔在所述導(dǎo)線與所述相變區(qū)域之間形成電連接。

在一個(gè)實(shí)施例中，所述的存儲(chǔ)器單元進(jìn)一步包括在所述相變區(qū)域之上并與之接觸地延伸的阻擋區(qū)域，以及在所述阻擋區(qū)域與所述第二電絕緣層之間延伸的密封層，所述第二導(dǎo)電通孔穿透所述密封層。

在一個(gè)實(shí)施例中，由所述襯底容納的所述選擇晶體管進(jìn)一步包括第二導(dǎo)電電極和控制電極，所述第一導(dǎo)電電極是形成所述存儲(chǔ)器單元的位線選擇器的漏極電極，所述第二導(dǎo)電電極是源極電極，并且所述控制電極是形成所述存儲(chǔ)器單元的字線選擇器的柵極電極。

根據(jù)本公開的另一方面，提供了一種芯片，包括：

多個(gè)相變存儲(chǔ)器單元；

控制邏輯，包括：

一個(gè)或多個(gè)控制晶體管，至少部分嵌入所述第一電絕緣層中；

一個(gè)或多個(gè)第一控制通孔，其延伸穿過所述電絕緣層并且被耦合至所述一個(gè)或多個(gè)控制晶體管的相應(yīng)導(dǎo)電電極；以及

一個(gè)或多個(gè)第二控制通孔，其與相應(yīng)的第一控制通孔對(duì)齊地延伸穿過所述第二電絕緣層，以在所述一個(gè)或多個(gè)控制晶體管與所述芯片的正面?zhèn)戎g形成導(dǎo)電路徑。

根據(jù)本公開的又一方面，提供了一種電子系統(tǒng)，包括：

處理單元；

接口，被耦合至所述處理單元；以及

相變存儲(chǔ)器器件，被耦合至所述處理單元并且包括：

多個(gè)如上所述的相變存儲(chǔ)器單元；和/或

如上所述所述的芯片。

具有雙保護(hù)的加熱器的形成有效地防止了其在制造步驟期間的氧化。

附圖說明

為了更好地理解本實(shí)用新型，現(xiàn)在純粹通過非限制性示例的方式并參照附圖來描述其優(yōu)選實(shí)施例，其中：

-圖1是在制造工藝的初始步驟中的晶片的容納相變存儲(chǔ)器和邏輯器件的部分的透視圖；

-圖2是圖1的晶片的部分的俯視圖；

-圖3是沿著圖2的截線III-III截取的圖1和圖2的晶片的部分的橫向截面圖；

-圖4是在隨后的制造步驟中的圖1的晶片的部分的透視圖；

-圖5至圖13示出圖4的晶片的部分的放大細(xì)節(jié)，并且與繼圖 4的步驟之后的制造步驟有關(guān)；

-圖14重現(xiàn)與圖1和圖4的視圖相同的透視圖，并且圖示出繼圖13的步驟之后的制造步驟；

-圖15以橫向截面圖圖示出圖14的晶片的部分；

-圖16以透視圖示出在繼圖14的步驟之后的制造步驟中的圖14的晶片的部分；

-圖17以橫向截面圖圖示出圖16的晶片的部分；

-圖18是在繼圖16的步驟之后的制造步驟中的圖16的晶片的部分的透視圖；

-圖19以橫向截面圖圖示出圖18的晶片的部分；

-圖20是在繼圖19的步驟之后的制造步驟中的圖19的晶片的部分的橫向截面圖；

-圖21是在繼圖20的步驟之后的制造步驟中的圖20的晶片的部分的橫向截面圖；和

-圖22是使用根據(jù)本公開的相變存儲(chǔ)器器件的系統(tǒng)的示意性表示。

具體實(shí)施方式

聯(lián)合參照?qǐng)D1(透視圖)、圖2(俯視圖)和圖3(沿著圖2的截線III-III的截面圖)圖示出的是晶片1(特別是晶片1的一部分，用于表示的簡(jiǎn)單性)。晶片1被表示在三軸系統(tǒng)X、Y、Z中，其中軸線X、Y和Z相互正交。

使包括襯底2(例如P型的襯底)的晶片1經(jīng)受標(biāo)準(zhǔn)類型的前段處理步驟，特別是CMOS工藝的制造步驟。特別地，形成在襯底2 中的是界定有源區(qū)4的絕緣區(qū)域(未圖示)。接著形成(例如，注入) 在有源區(qū)4中的是相應(yīng)MOS晶體管的漏極區(qū)域5、源極區(qū)域8和柵極區(qū)域9。

接下來，為了柵極區(qū)域9的電絕緣，沉積一個(gè)或多個(gè)電介質(zhì)層10 并將其平面化，典型地是金屬前電介質(zhì)(PMD)層。在漏極區(qū)域5和源極區(qū)域8之上的電介質(zhì)層10中形成開口，并且用鎢填充所述開口以形成多個(gè)塞，該多個(gè)塞具有前面提到的MOS晶體管的漏極觸點(diǎn)11a 和源極觸點(diǎn)11b的功能。漏極觸點(diǎn)11a特別地與注入的漏極區(qū)域5電接觸，并且源極觸點(diǎn)11b與注入的源極區(qū)域8電接觸。

在用鎢填充之前，可以以本身已知的方式用第一阻擋層(例如 Ti/TiN層)覆蓋形成在電介質(zhì)層10中的開口。

圖1中的晶片1的表示的左手側(cè)專用于創(chuàng)建相變存儲(chǔ)器并且結(jié)果是將在描述的后續(xù)中被標(biāo)識(shí)為存儲(chǔ)器側(cè)1’；圖1中的晶片1的表示的右手側(cè)專用于創(chuàng)建邏輯器件16，邏輯器件16將形成與容納相變存儲(chǔ)器的芯片集成在相同的芯片中的嵌入式電路，并且結(jié)果是將在描述的后續(xù)中被標(biāo)識(shí)為邏輯側(cè)1”。顯然術(shù)語“右手”和“左手”的使用排他性地具有參照附圖的視圖的描述的目的，并且決不是限制本公開的目的。

形成在存儲(chǔ)器側(cè)1’上的漏極區(qū)域5、源極區(qū)域8和柵極區(qū)域9形成用于相變存儲(chǔ)器的單元的nMOS類型的選擇晶體管15，而形成在邏輯側(cè)1”上的源極區(qū)域8和柵極區(qū)域9形成邏輯器件16的晶體管。

如可以注意到的，各選擇晶體管15的源極觸點(diǎn)11b平行于柵極區(qū)域9在軸線Y的方向上以連續(xù)的方式延伸。該實(shí)施例呈現(xiàn)出使得能夠?qū)崿F(xiàn)晶片1的專用區(qū)中的柵極區(qū)域9和源極觸點(diǎn)11b的電接觸的優(yōu)點(diǎn)，從而簡(jiǎn)化了存儲(chǔ)器的觸點(diǎn)的布線。

漏極觸點(diǎn)11a以柱的形式延伸并且使得屬于同一選擇晶體管15 的漏極觸點(diǎn)11a在方向Y上相對(duì)于彼此對(duì)齊。屬于不同選擇晶體管的漏極觸點(diǎn)11a在方向X上彼此對(duì)齊地延伸。

一旦完成了用于形成選擇晶體管15(存儲(chǔ)器側(cè)1’)的和邏輯器件 16(邏輯側(cè)1”)的晶體管的步驟，就將保護(hù)層20(例如氮化硅Si₃N₄的保護(hù)層)和電介質(zhì)層21(例如氧化硅SiO₂的電介質(zhì)層)沉積在晶片1，上并接著通過光刻與蝕刻步驟進(jìn)行限定以在存儲(chǔ)器側(cè)1’上形成溝槽24。溝槽24具有沿著Y的主(主要)延伸和沿著X的輔(次要) 延伸。

在各溝槽24中露出了漏極觸點(diǎn)11a的相應(yīng)頂面，其沿著平行于方向Y的同一方向相對(duì)于彼此對(duì)齊。

更特別地，執(zhí)行對(duì)保護(hù)層20的和電介質(zhì)層21的光刻與蝕刻的步驟，使得各溝槽24的側(cè)壁24a與漏極觸點(diǎn)11a的頂面并排或者部分在其之上延伸。漏極觸點(diǎn)11a因此穿過相應(yīng)的溝槽24完全或部分露出。漏極觸點(diǎn)11a的頂面僅部分露出的事實(shí)保證在對(duì)齊誤差的情況中的一定的安全裕度。以該方式，解決了有關(guān)壁24a可能會(huì)從漏極觸點(diǎn) 11a的頂面在方向X上以過大的距離延伸的事實(shí)的問題。事實(shí)上各溝槽24的側(cè)壁24a很方便與相應(yīng)漏極觸點(diǎn)11a相鄰或在其附近延伸(甚至在未對(duì)齊的情況中)。壁24a與漏極觸點(diǎn)11a的中心(質(zhì)心)之間的沿著X測(cè)得的可接受距離例如介于0nm(鄰近或部分重疊的狀況) 與30nm之間。

應(yīng)該注意的是，保護(hù)層20的和電介質(zhì)層21的沉積的步驟在整個(gè)晶片1之上執(zhí)行，并因此也在晶片1的邏輯側(cè)1”上執(zhí)行。接著將保護(hù)層20和電介質(zhì)層21的在邏輯側(cè)1”上延伸的部分去除。

參照?qǐng)D5至圖9圖示出的是根據(jù)本公開的一個(gè)方面的在溝槽24 內(nèi)制作加熱器的方法。為了表示的簡(jiǎn)單性，圖5至圖9與溝槽24的一部分有關(guān)。顯然參照其所描述的內(nèi)容適用于設(shè)置在存儲(chǔ)器側(cè)1’上的晶片1中的所有溝槽24。

首先(圖5)，執(zhí)行沉積電阻層26(例如鈦硅氮(TiSiN))的步驟，以覆蓋晶片1并且特別是溝槽24的壁和底部。電阻層26在側(cè)壁24a之上并且與漏極觸點(diǎn)11a的通過溝槽24露出的頂面直接接觸地延伸。

因?yàn)橛糜陔娮鑼?6的材料趨向于經(jīng)歷在空氣中的快速氧化并因此其自己的電特性趨向于劣化，所以執(zhí)行在電阻層26上(特別是在溝槽24的側(cè)壁24a上)沉積保護(hù)層28(例如諸如氮化硅(Si₃N₄)等的電介質(zhì)材料的保護(hù)層)的步驟。保護(hù)層28具有幾十納米(例如在 20nm與100nm之間)的在側(cè)壁24a上沿著X測(cè)得的厚度，或者在任何情況中具有大于側(cè)壁24a與在所考慮的溝槽24中延伸的漏極觸點(diǎn) 11a之間的沿著X的距離的厚度。

接著(圖6)，在箭頭29的方向(即，在方向Z)上執(zhí)行對(duì)保護(hù)層28的干法蝕刻的第一步驟，例如各向異性等離子體蝕刻。該第一蝕刻使得能夠?qū)崿F(xiàn)去除保護(hù)層28的平行于平面XY延伸的部分，從而維持了其平行于平面YZ延伸(即在溝槽24內(nèi)側(cè)的側(cè)壁上并且特別是在側(cè)壁24a上)的部分基本上不變。因此形成了圖6的保護(hù)壁32’和32”。

通過適當(dāng)選取保護(hù)層28的厚度，在圖6的蝕刻步驟之后，溝槽 24的側(cè)壁24a上的保護(hù)壁32’的在方向X上的延伸是如此的，以致于至少部分上覆在漏極觸點(diǎn)11a的頂面上(在俯視圖中)。以該方式，在隨后去除電阻層26的選擇性部分期間，電阻層26的在保護(hù)壁32’、 32”下方延伸的區(qū)域也將至少部分上覆在漏極觸點(diǎn)11a上(并且，更特別地，將與其直接電接觸)。該步驟參照?qǐng)D7圖示出并且可以與蝕刻保護(hù)層28的步驟同時(shí)執(zhí)行，或者在單獨(dú)且隨后的蝕刻步驟中執(zhí)行。電阻層26的選擇性部分因此被從晶片1上去除，除了其由保護(hù)壁32’、 32”保護(hù)(掩蔽)的區(qū)域之外。

因此形成了電阻區(qū)域34’和34”，其在平面XZ中的橫向截面圖中基本上是L形并且覆蓋溝槽24的側(cè)壁(L的長(zhǎng)腿)并且部分覆蓋溝槽24的底部(L的短腿)。電阻區(qū)域34’在溝槽24的側(cè)壁24a之上延伸并且電連續(xù)地繼續(xù)到它電接觸(至少部分電接觸)漏極觸點(diǎn)11a。優(yōu)選地，電阻區(qū)域34’完全覆蓋漏極觸點(diǎn)11a在溝槽24的底壁之上延伸。在圖7的步驟之后，電阻區(qū)域34’、34”在溝槽24的底部處呈現(xiàn)出露出區(qū)域，在溝槽24的底部處不存在保護(hù)壁32’、32”的覆蓋。

接下來(圖8)，執(zhí)行在晶片1上沉積進(jìn)一步的保護(hù)層38(例如氮化硅(Si₃N₄))的步驟。保護(hù)層38具有幾十納米(例如在10nm 與60nm之間)的在側(cè)壁24a上沿著X測(cè)得的厚度，并且在任何情況中具有以免完全阻塞溝槽24的厚度。

接著(圖9)，執(zhí)行干法蝕刻步驟以從晶片1的正面并且部分從溝槽24去除保護(hù)層38，除了保護(hù)層38的與保護(hù)壁32’、32”共面延伸的部分之外。

因此形成了進(jìn)一步的保護(hù)壁40’、40”，其與保護(hù)壁32’、32”并與電阻區(qū)域34’、34”的從先前的蝕刻步驟得到的露出部分接觸地在溝槽24中延伸。以該方式，電阻區(qū)域34’、34”被有效且完全地保護(hù)免于氧化現(xiàn)象。

接下來(圖10)，執(zhí)行在晶片1上的＝沉積電介質(zhì)材料(特別是氧化硅SiO₂)的步驟，以形成在晶片1之上延伸并完全填充溝槽24 的填充層42。填充層42的在溝槽24外側(cè)延伸的部分通過化學(xué)機(jī)械拋光(CMP)的步驟去除。CMP在整個(gè)晶片1之上執(zhí)行。

參照?qǐng)D11，CMP步驟將在溝槽24外側(cè)延伸的填充層42完全去除，并因此也將電介質(zhì)層21從整個(gè)晶片1上完全去除，停止于保護(hù)層20處。如果CMP步驟繼續(xù)超過電介質(zhì)層21，則保護(hù)層20的任何可能的最小頂部部分的去除都不會(huì)牽涉到顯著問題。在去除電介質(zhì)層 21的步驟期間，CMP技術(shù)在實(shí)踐中關(guān)于Si₃N₄層和關(guān)于用于在溝槽 24中延伸的電阻層26的材料不是選擇性的，Si₃N₄層和用于電阻層 26的材料因此也被部分去除直到到達(dá)保護(hù)層20延伸所至的沿著Z的最大高度。保護(hù)層20的厚度和CMP工藝的持續(xù)時(shí)間因此限定了電阻區(qū)域34’、34”的和保護(hù)壁32’、32”及40’、40”的沿著Z的最大延伸。

隨后以本身已知的方式形成相變材料層(以下稱作“PCM層”) 50(圖12)，例如通過沉積硫族化合物(諸如GST(Ge-Sb-Te)化合物，例如Ge₂Sb₂Te₅₎。可以使用其他相變材料。PCM層50的形成在整個(gè)晶片1之上執(zhí)行。在PCM層50上形成金屬材料(例如TiN) 的阻擋層51以保護(hù)PCM層50免于氧化現(xiàn)象，并且同樣以形成用于隨后的電接觸步驟的低電阻率層。

隨后是(圖13)沉積蝕刻保護(hù)層或“硬掩?！?2(例如由氮化硅制成)和光刻與蝕刻步驟以便去除阻擋層51的和PCM層50的通過硬掩模52露出的選擇性部分，以在存儲(chǔ)器側(cè)1’上創(chuàng)建電阻位線54。蝕刻在方向Z上繼續(xù)進(jìn)行，使得去除保護(hù)層20的在相鄰的電阻位線 54之間的露出部分。在該步驟中，電阻區(qū)域34’、34”的、保護(hù)壁32’、 32”的、保護(hù)壁40’、40”的和填充層42的在一個(gè)電阻位線54與相鄰的電阻位線之間在俯視圖XY中延伸的選擇性部分同樣被去除。

圖14是再現(xiàn)了參照?qǐng)D13描述的制造步驟之后的晶片1的圖1和圖4的視圖的透視圖，并且圖15是再現(xiàn)了圖14中圖示出的晶片1的部分的視圖的在平面XZ中的橫向截面圖。

根據(jù)作為圖14中圖示出的實(shí)施例的替代方案的實(shí)施例，電阻位線54具有局部加寬的區(qū)域，即，具有局部增加的沿著Y的延伸的區(qū)域。這些區(qū)域形成在例如存儲(chǔ)器側(cè)1’上的源極觸點(diǎn)11b處或者在任何情況中形成在如下區(qū)域中：在該區(qū)域中，在隨后的制造步驟(見圖18 和圖19)中將形成導(dǎo)電過孔以提供頂部電接觸，以便使得能夠?qū)崿F(xiàn)對(duì)電阻位線54的電訪問。局部加寬的區(qū)域具有補(bǔ)償可能的不期望的未對(duì)齊的功能。

如圖13至圖15中圖示出的，硫族化合物的電阻位線54彼此電分離地在方向X上延伸，它們的每一個(gè)與多個(gè)電阻區(qū)域34’熱接觸。所述電阻區(qū)域34’中的每一個(gè)進(jìn)而與相應(yīng)的漏極觸點(diǎn)11a電接觸，并且在使用時(shí)形成被設(shè)計(jì)成當(dāng)由電流經(jīng)過時(shí)通過焦耳效應(yīng)生成熱的加熱器，熱具有引起它被熱耦合所至的電阻位線的相應(yīng)部分中的相變的值。

可以注意到的是，因?yàn)殡娮鑵^(qū)域34”沒有被電耦合至任何漏極觸點(diǎn)11a，或其他電觸點(diǎn)，所以它們?cè)诖鎯?chǔ)器陣列的使用期間沒有起到有源作用。

跟在圖14和圖15的步驟之后，接著可以去除硬掩模52。然而，因?yàn)樗陔S后的處理步驟期間不產(chǎn)生問題，所以去除硬掩模52的步驟是可選的。

接著(圖16和圖17)，將電介質(zhì)材料(例如氮化硅)的密封層 58沉積在晶片1上，密封層58具有保護(hù)硫族化合物材料以免暴露于空氣以及使電阻位線54之間電絕緣的功能。密封層58沉積在硬掩模 52上并且在一個(gè)電阻位線54與相鄰的電阻位線之間的間隙中。密封層58同樣沉積在邏輯側(cè)1”上、在電介質(zhì)層10上、并且在邏輯側(cè)1”上的通過電介質(zhì)層10露出的漏極觸點(diǎn)11a和源極觸點(diǎn)11b上。

電阻位線54不適合于用于傳輸用于選擇待讀取/寫入的存儲(chǔ)器單元的電信號(hào)，只要它們的電阻率太高。因此繼續(xù)進(jìn)行通過通孔與電阻位線54電接觸的金屬材料的導(dǎo)電位線的形成是適宜的。

為此目的，如圖18和圖19中圖示出的，在密封層58之上將電介質(zhì)層60(例如氧化硅層)沉積在晶片1上，并且通過光刻與蝕刻步驟，在電介質(zhì)層60中形成多個(gè)開口62a、62b。開口62a沿著Z與相應(yīng)的電阻位線54對(duì)齊地形成在存儲(chǔ)器側(cè)1’上，使得各開口62a形成朝向相應(yīng)電阻位線54的路徑。開口62a優(yōu)選地形成在與加熱器相距一段距離處，例如在源極觸點(diǎn)11b處。

通過選取密封層58的和電介質(zhì)層60的材料使得它們可以相對(duì)于彼此被選擇性地蝕刻，密封層58在形成開口62a、62b的步驟期間具有蝕刻停止層的功能。

開口62a的形成因此包括選擇性去除電介質(zhì)層60直到露出密封層58的表面部分，以及去除密封層58的如此露出的部分。在其中硬掩模52在先前的制造步驟中沒有被去除的情況中，去除硬掩模52的通過如此形成的開口露出的部分直到到達(dá)并露出阻擋層51的表面區(qū)域是有利的。

開口62b形成在邏輯側(cè)1”上使得各開口62b沿著Z與相應(yīng)的漏極觸點(diǎn)11a和源極觸點(diǎn)11b(可以存在以本身已知的方式用于該目的的對(duì)齊標(biāo)記)對(duì)齊。開口62b事實(shí)上具有在隨后的制造步驟期間形成與邏輯側(cè)1”上的漏極觸點(diǎn)11a和源極觸點(diǎn)11b電接觸的導(dǎo)電路徑的功能。

開口62b的形成因此包括邏輯側(cè)1”上選擇性去除電介質(zhì)層60直到露出密封層58的表面部分，以及去除密封層58的如此露出的部分，直到到達(dá)并露出漏極觸點(diǎn)11a和源極觸點(diǎn)11b。

開口62a和62b的形成有利地使用單個(gè)蝕刻掩模來執(zhí)行。

隨后是用導(dǎo)電材料(例如金屬材料)填充開口62a、62b的步驟，以形成與電阻位線54(存儲(chǔ)器側(cè)1’)并與漏極觸點(diǎn)11a和源極觸點(diǎn) 11b(邏輯側(cè)1”)電接觸的導(dǎo)電過孔。

在清潔晶片1的正面以便去除在填充開口62a、62b期間形成在其中的金屬層的步驟之后，可以繼續(xù)進(jìn)行已知類型的處理步驟。特別地，圖20，根據(jù)未形成本公開的主題的期望的模式，形成有在晶片1 的正面上的導(dǎo)電位線64(存儲(chǔ)器側(cè)1’)，和用于信號(hào)的路由的路徑 66(邏輯側(cè)1”)。特別地，各導(dǎo)電位線64沿著Z平行于相應(yīng)的電阻位線54并與其對(duì)齊地延伸。

如圖21中圖示出的，隨后是在導(dǎo)電位線64和路徑66之上在晶片1上沉積進(jìn)一步的電介質(zhì)層68的步驟，和用于形成存儲(chǔ)器側(cè)1’上的字線70的對(duì)金屬層的沉積和光刻限定的步驟。字線70通過延伸穿過電介質(zhì)層68和電介質(zhì)層60的導(dǎo)電過孔(未圖示)被電耦合至柵極區(qū)域9。金屬路徑72同樣可以根據(jù)需要并根據(jù)未形成本實(shí)用新型的主題的實(shí)施例形成在邏輯側(cè)1”上的電介質(zhì)層68上。

圖22圖示出根據(jù)本公開的實(shí)施例的系統(tǒng)200的一部分。系統(tǒng)200 可以實(shí)施在諸如例如PDA、便攜式計(jì)算機(jī)、電話、攝影照相機(jī)、視頻照相機(jī)等等的各種設(shè)備中。

系統(tǒng)200可以包括通過總線系統(tǒng)250連接在一起的控制器210 (例如，微處理器)、輸入/輸出設(shè)備220(例如鍵區(qū)和顯示器)、以集成形式容納相變存儲(chǔ)器器件1’和控制邏輯1”(作為整體用附圖標(biāo)記1來指定)中的芯片外殼、無線接口240和隨機(jī)讀取存儲(chǔ)器(RAM) 260。根據(jù)一個(gè)實(shí)施例，系統(tǒng)200可以由電池280供電，或者備選地由市電電源供電。很清楚的是本公開的范圍不限于包括圖22的所有組成部件的實(shí)施例。例如，來自隨機(jī)讀取存儲(chǔ)器(RAM)260、無線接口240、電池280和輸入/輸出設(shè)備220之中的一個(gè)或多個(gè)可以被省略。

本公開的優(yōu)點(diǎn)從上述描述中清楚地顯現(xiàn)。

特別地，具有雙保護(hù)的加熱器的形成有效地防止了其在制造步驟期間的氧化。

此外，通過在與容納邏輯電路裝置的晶片相同的晶片中提供存儲(chǔ)器，可以與用于邏輯電路裝置的觸點(diǎn)的導(dǎo)電過孔62b的形成同時(shí)地 (即，利用同一掩模)獲得用于存儲(chǔ)器的位線觸點(diǎn)的導(dǎo)電過孔62a。

最后，很清楚的是可以對(duì)本文中所描述和圖示的內(nèi)容做出修改和變化，而不會(huì)由此脫離如隨附權(quán)利要求所限定的本實(shí)用新型的范圍。