本文討論的實施例涉及一種半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。

背景技術(shù)：

包括電阻(resistance)元件的半導(dǎo)體裝置是已知的。采用半導(dǎo)體襯底中的多晶硅或擴散層作為電阻元件的技術(shù)是已知的，該半導(dǎo)體襯底包含離子注入產(chǎn)生的確定雜質(zhì)、金屬、金屬氮化物等。此外，在半導(dǎo)體裝置中形成具有不同性質(zhì)的電阻元件的技術(shù)是已知的。

日本特開專利公開no.2000-228496

日本特開專利公開no.2003-100749

日本特開專利公開no.09-36310

日本特開專利公開no.2013-243276

電阻元件的電阻值會根據(jù)溫度變化。如果在半導(dǎo)體裝置運行時的溫度下，半導(dǎo)體裝置中包括的電阻元件的電阻值改變很大，那么包括該電阻元件的半導(dǎo)體裝置的性能會變差。

技術(shù)實現(xiàn)要素：

根據(jù)一個方案，提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括第一多晶硅和第二多晶硅，第一多晶硅包含第一濃度的第一雜質(zhì)并且具有第一寬度，第二多晶硅包含比第一濃度低的第二濃度的第一雜質(zhì)，并且具有比第一寬度大的第二寬度，第一多晶硅的溫度系數(shù)的符號(sign)在第一濃度處改變，第二多晶硅的溫度系數(shù)的符號在第二濃度處改變。

根據(jù)另一個方案，提供一種半導(dǎo)體裝置，包括：第一多晶硅，具有負(fù)溫度系數(shù)并且具有第一寬度；以及第二多晶硅，具有正溫度系數(shù)并且具有大于所述第一寬度的第二寬度。

根據(jù)再一個方案，提供一種半導(dǎo)體裝置的制造方法，包括：獲取第一多晶硅和第二多晶硅的第一雜質(zhì)的濃度與溫度系數(shù)之間的關(guān)系，所述第一多晶硅具有第一寬度，所述第二多晶硅具有大于所述第一寬度的第二寬度；基于所述關(guān)系，設(shè)定所述第一多晶硅中的所述第一雜質(zhì)的第一濃度和所述第二多晶硅中的所述第一雜質(zhì)的第二濃度；以及形成包含所述第一濃度的第一雜質(zhì)的所述第一多晶硅和包含所述第二濃度的第一雜質(zhì)的所述第二多晶硅。

本發(fā)明能夠抑制半導(dǎo)體裝置的運行導(dǎo)致的電阻元件的電阻值變化和電阻元件的電阻值變化導(dǎo)致的半導(dǎo)體裝置的性能變差。

附圖說明

圖1a至圖1c示出電阻元件的結(jié)構(gòu)的示例；

圖2示出電阻元件對溫度的依賴關(guān)系的示例(部分1)；

圖3示出電阻元件對溫度的依賴關(guān)系的示例(部分2)；

圖4示出電阻元件對溫度的依賴關(guān)系的示例(部分3)；

圖5是描述溫度系數(shù)的視圖；

圖6示出多晶硅的寬度與溫度系數(shù)之間的關(guān)系的示例；

圖7示出一組電阻元件的組成比與溫度系數(shù)的絕對值之間的關(guān)系的示例；

圖8是描述根據(jù)第一實施例的電阻元件的視圖(部分1)；

圖9是描述根據(jù)第一實施例的電阻元件的視圖(部分2)；

圖10是描述根據(jù)第二實施例的電阻元件的視圖(部分1)；

圖11是描述根據(jù)第二實施例的電阻元件的視圖(部分2)；

圖12是描述根據(jù)第二實施例的電阻元件的視圖(部分3)；

圖13是描述根據(jù)第三實施例的電阻元件的視圖(部分1)；

圖14是描述根據(jù)第三實施例的電阻元件的視圖(部分2)；

圖15是描述根據(jù)第三實施例的電阻元件的視圖(部分3)；

圖16是描述根據(jù)第四實施例的半導(dǎo)體裝置制造方法的視圖(部分1)；

圖17是描述根據(jù)第四實施例的半導(dǎo)體裝置制造方法的視圖(部分2)；

圖18是描述根據(jù)第四實施例的半導(dǎo)體裝置制造方法的視圖(部分3)；

圖19是描述根據(jù)第四實施例的半導(dǎo)體裝置制造方法的視圖(部分4)；

圖20是描述根據(jù)第四實施例的半導(dǎo)體裝置制造方法的視圖(部分5)；

圖21是描述根據(jù)第四實施例的半導(dǎo)體裝置制造方法的視圖(部分6)；

圖22是描述根據(jù)第四實施例的半導(dǎo)體裝置制造方法的視圖(部分7)；

圖23a和圖23b示出根據(jù)第五實施例的半導(dǎo)體裝置的結(jié)構(gòu)的第一示例；

圖24a和圖24b示出根據(jù)第五實施例的半導(dǎo)體裝置的結(jié)構(gòu)的第二示例；

圖25a和圖25b示出根據(jù)第五實施例的半導(dǎo)體裝置的結(jié)構(gòu)的第三示例；以及

圖26a和圖26b示出根據(jù)第五實施例的半導(dǎo)體裝置的結(jié)構(gòu)的第四示例。

具體實施方式

將參考圖1a至圖1c和圖2至圖7描述半導(dǎo)體裝置中采用的電阻元件的結(jié)構(gòu)和特性的第一示例。

圖1a至圖1c示出電阻元件的結(jié)構(gòu)的示例。

圖1a是作為示例的兩個電阻元件110和120的局部示意性截面圖，兩個電阻元件110和120形成在襯底100上。例如，襯底100是半導(dǎo)體襯底101，半導(dǎo)體襯底101在表面100a中具有絕緣膜102(諸如隔離膜等)。寬度為wa的電阻元件110和寬度為比wa大的wb的電阻元件120形成在上述襯底100的表面100a(絕緣膜102)上。作為示例示出的是，電阻元件110和120在表面100a上并排形成，并且厚度相等或接近相等。例如，電阻元件110和120通過采用包含確定濃度的p型或n型雜質(zhì)的多晶硅而形成。

圖1b是作為另一示例的電阻元件130和140的局部示意性截面圖，電阻元件130和140形成在襯底100的表面100a(絕緣膜102)上，并且電阻元件130和140的寬度相等或接近相等。電阻元件130和140的寬度是wc或大約wc。作為示例示出的是，電阻元件130和140在表面100a上并排形成，并且厚度相等或接近相等。例如，電阻元件130和140通過采用包含確定濃度的p型或n型雜質(zhì)的多晶硅而形成。

圖1c是作為又一示例的電阻元件150和160的局部示意性截面圖。電阻元件150形成在襯底100的表面100a(絕緣膜102)上，電阻元件160形成在襯底100的表面100a中(在半導(dǎo)體襯底101中)。例如，電阻元件150通過采用包含確定濃度的p型或n型雜質(zhì)的多晶硅而形成。電阻元件160是包含確定濃度的p型或n型雜質(zhì)的擴散層。

例如，引用圖1a至圖1c示出的電阻元件作為在半導(dǎo)體裝置中采用的電阻元件。

順便提及，各電阻元件的電阻值會根據(jù)溫度變化。例如通過電阻元件的尺寸(諸如寬度等)、包含的雜質(zhì)種類或者雜質(zhì)濃度來調(diào)整電阻元件對溫度的依賴關(guān)系。

在圖2至圖4中示出電阻元件對溫度依賴關(guān)系的示例。

圖2和圖3表示寬度w分別為0.1μm和10μm的多晶硅的溫度(℃)與電阻值比(％)之間的關(guān)系的示例。電阻值比表示在各溫度下的電阻值與25℃的溫度下電阻值的比值。

圖2示出多晶硅的溫度與電阻值比之間的關(guān)系，該多晶硅的寬度w為0.1μm并且包含硼(b)作為p型雜質(zhì)，其濃度為2.7×10²⁰cm^-3、3.4×10²⁰cm^-3、4.0×10²⁰cm^-3、4.5×10²⁰cm^-3、5.0×10²⁰cm^-3和5.5×10²⁰cm^-3。

圖3示出多晶硅的溫度與電阻值比之間的關(guān)系，該多晶硅的寬度w為10μm并且包含硼作為p型雜質(zhì)，其濃度為2.7×10²⁰cm^-3、3.4×10²⁰cm^-3、4.0×10²⁰cm^-3、4.5×10²⁰cm^-3、5.0×10²⁰cm^-3和5.5×10²⁰cm^-3。

在圖2和圖3中，通過外推法獲得在硼的濃度為4.5×10²⁰cm^-3、5.0×10²⁰cm^-3和5.5×10²⁰cm^-3時溫度與電阻值比之間的關(guān)系。具體而言，通過在每個溫度下的記錄(log)(劑量)與電阻值的關(guān)聯(lián)來計算在每個硼濃度下的電阻值，并且計算電阻值比。

對于寬度w為0.1μm的多晶硅，圖2示出以下內(nèi)容。如果硼的濃度相對低(例如2.7×10²⁰cm^-3)，在溫度低于25℃時，電阻值比隨溫度下降而變得更高，在溫度高于25℃時，電阻值比隨溫度上升而變得更低。對于寬度w為0.1μm的多晶硅，在溫度低于25℃時電阻值比傾向于隨硼濃度增大而下降，在溫度高于25℃時電阻值比傾向于隨硼濃度增大而升高。

如圖3所示，相同的內(nèi)容適用于寬度w為10μm的多晶硅。也就是說，如果硼濃度相對低(例如2.7×10²⁰cm^-3)，在溫度低于25℃時，電阻值比隨溫度下降而變得更高，在溫度高于25℃時，電阻值比隨溫度上升而變得更低。對于寬度w為10μm的多晶硅，在低于25℃的溫度時電阻值比傾向于隨硼濃度的增大而下降，并且在高于25℃的溫度時電阻值比傾向于隨硼濃度的增大而升高。

此外，圖4示出多晶硅的溫度與電阻值比之間的關(guān)系，該多晶硅的寬度w為10μm并且包含砷(as)作為n型雜質(zhì)，其濃度為3.0×10²⁰cm^-3、3.5×10²⁰cm^-3和4.0×10²⁰cm^-3。

如圖4所示，即使對于寬度w為10μm并且包含砷作為n型雜質(zhì)的多晶硅，還是在低于25℃的溫度時電阻值比傾向于隨砷濃度的增大而下降，在高于25℃的溫度時電阻值比傾向于隨砷濃度的增大而升高。

通過采用溫度系數(shù)來估計各種電阻元件(諸如上述的分別包含雜質(zhì)的多晶硅和擴散層等)對溫度的依賴關(guān)系。

圖5是描述溫度系數(shù)的視圖。

圖5示出分別包含n型雜質(zhì)的多晶硅(n-多)和擴散層(n-擴散)的溫度(℃)與電阻值比(％)之間的關(guān)系的示例。電阻值比表示在各溫度下的電阻值與25℃的溫度下電阻值的比。

由線性近似表達(dá)式給出溫度t℃下的電阻值rt：

rt＝r25×{(t-25)×a+1}(1)

其中，r25是在25℃溫度下的電阻值，系數(shù)a是電阻溫度系數(shù)(tcr)(ppm/℃)。在圖5的示例中，包含n型雜質(zhì)的多晶硅(n-多)的tcr是-300ppm/℃，包含n型雜質(zhì)的擴散層(n-擴散)的tcr是1600ppm/℃。

例如，通過采用這樣的tcr來估計各電阻元件對溫度的依賴關(guān)系。

圖6示出多晶硅的寬度與溫度系數(shù)之間的關(guān)系的示例。

圖6示出在多晶硅具有確定寬度w并且包含根據(jù)圖2至圖4的示例的不同濃度雜質(zhì)的情況下，獲得的多晶硅的寬度w(μm)與tcr(ppm/℃)之間的關(guān)系的示例。

在圖6的示例中，選擇硼作為雜質(zhì)，并且將包含濃度為3.6×10¹⁹cm^-3、2.7×10²⁰cm^-3、3.4×10²⁰cm^-3和4.0×10²⁰cm^-3的硼且寬度為w的多晶硅的tcr對于寬度w繪圖。

如圖6所示，如果硼濃度低于1×10²⁰cm^-3(例如為3.6×10¹⁹cm^-3)，則tcr對寬度w的依賴小。

如果多晶硅中硼濃度增大到2.7×10²⁰cm^-3然后到3.4×10²⁰cm^-3，則不管寬度w如何，tcr會降低。在每個硼濃度處，具有較大寬度w的多晶硅具有相對低的tcr。

如果多晶硅中硼濃度進(jìn)一步增大到4.0×10²⁰cm^-3，則在寬度w相對小的范圍中，tcr持續(xù)降低，但是另一方面，在寬度w相對大的范圍中，tcr開始升高。

如果多晶硅中硼濃度進(jìn)一步增大，則不管寬度w如何，tcr升高(圖2和圖3)。

在需要高相對精度的電路(諸如模擬電路等)中，采用這樣的電阻元件，該電阻元件采用的多晶硅的寬度w相對大。在即使稍微犧牲相對精度但是通過小面積實現(xiàn)高電阻的電路(諸如實時時鐘(rtc)電路等)中，采用這樣的電阻元件，該電阻元件采用的多晶硅的寬度w相對小。期望在每種情況下，電阻元件中的多晶硅對溫度的依賴小，并且電阻元件中的多晶硅的tcr小。

當(dāng)通過采用多晶硅在半導(dǎo)體裝置中形成具有不同寬度的電阻元件時，例如，可以采用下面的方法。具有不同寬度w的多晶硅形成在襯底上，同時以確定的劑量在它們中注入雜質(zhì)離子。不同寬度的多晶硅的厚度接近相等。

在這種情況下，可以采用寬度w相對大的多晶硅作為參考來設(shè)定注入雜質(zhì)離子時的劑量(多晶硅中的雜質(zhì)濃度)，以便于使寬度w相對大的多晶硅的tcr低。結(jié)果是，寬度w相對小的多晶硅的tcr會變高(圖6)。相反地，如果以寬度w相對小的多晶硅作為參考來設(shè)定注入雜質(zhì)離子時的劑量(多晶硅中的雜質(zhì)濃度)，以便于使寬度w相對小的多晶硅的tcr低，則寬度w相對大的多晶硅的tcr會變高(圖6)。

對于包括采用tcr高的多晶硅而形成的電阻元件的半導(dǎo)體裝置，由運行導(dǎo)致的溫度升高和下降會引起電阻元件的電阻值的顯著變化。結(jié)果是半導(dǎo)體裝置的性能會變差。

此外，對于半導(dǎo)體裝置來說下面的技術(shù)是已知的。具有正tcr的電阻元件和具有負(fù)tcr的電阻元件串聯(lián)電連接。通過這樣做，一個電阻元件對溫度的依賴抵消另一個電阻元件對溫度的依賴，并且會使通過連接兩個電阻元件形成的元件(連接體)的tcr低。但是采用這種技術(shù)，取決于待連接的一組電阻元件的組成比(compositionratio)，可能無法通過連接獲得期望的tcr。

圖7示出一組電阻元件的組成比與溫度系數(shù)的絕對值之間的關(guān)系的示例。

以在圖5中描述的分別包含n型雜質(zhì)的多晶硅(n-多)和擴散層(n-擴散)的組合作為示例。對于該示例，包含n型雜質(zhì)的擴散層比上包含n型雜質(zhì)的多晶硅的組成比(n-擴散/n-多)與tcr的絕對值(ppm/℃)之間的關(guān)系在圖7中示出。

如圖7所示，隨著包含n型雜質(zhì)的擴散層(n-擴散)比上包含n型雜質(zhì)的多晶硅(n-多)的比值增大，tcr的絕對值一度減小然后增大。在該示例中，當(dāng)包含n型雜質(zhì)的擴散層比上包含n型雜質(zhì)的多晶硅的組成比是大約0.2時，tcr的絕對值是最小化的。因此，將包含n型雜質(zhì)的擴散層比上包含n型雜質(zhì)的多晶硅的組成比(n-擴散/n-多)設(shè)定成大約0.2，并且將包含n型雜質(zhì)的擴散層和包含n型雜質(zhì)的多晶硅連接。此時，包含n型雜質(zhì)的擴散層的tcr最有效地抵消包含n型雜質(zhì)的多晶硅的tcr。結(jié)果是，形成的連接體的tcr絕對值被最小化。

但是，包含n型雜質(zhì)的多晶硅和包含n型雜質(zhì)的擴散層的tcr都相對高。若高tcr相互抵消，組成比從最優(yōu)值(大約0.2)的偏離易于擴大在偏離時獲得的tcr的絕對值與tcr的最小絕對值之間的差。

如果待連接的一組電阻元件的組成比從最優(yōu)值的偏離以這種方式使得在連接之后的tcr高，則半導(dǎo)體裝置的運行導(dǎo)致該組電阻元件形成的連接體的電阻值顯著變化。這可能導(dǎo)致半導(dǎo)體裝置的性能變差。

鑒于上述問題，將采用下面作為實施例描述的技術(shù)來抑制電阻元件對溫度的依賴和tcr導(dǎo)致的半導(dǎo)體裝置性能變差。

首先將描述第一實施例。

圖8和圖9是描述根據(jù)第一實施例的電阻元件的視圖。

包含雜質(zhì)并且寬度w為0.1μm和10μm的多晶硅用作電阻元件。p型雜質(zhì)硼用作多晶硅中包含的雜質(zhì)。

圖8示出寬度w為0.1μm的多晶硅(w0.1)和寬度w為10μm的多晶硅(w10)的硼濃度(cm^-3)與面電阻(sheetresistance)(ω/□)之間關(guān)系的示例。

如圖8所示，對于寬度w為0.1μm的多晶硅和寬度w為10μm的多晶硅，隨著硼濃度的增大，面電阻都單調(diào)下降。在一定的硼濃度下，寬度w為0.1μm的多晶硅的面電阻大于寬度w為10μm的多晶硅的面電阻。

圖9示出寬度w為0.1μm的多晶硅(w0.1)和寬度w為10μm的多晶硅(w10)的硼濃度(cm^-3)與tcr的絕對值(ppm/℃)之間的關(guān)系的示例。

如圖9所示，對于寬度w為0.1μm的多晶硅和寬度w為10μm的多晶硅中的每個，tcr的符號(sign)在一定的硼濃度下改變。對于寬度w為0.1μm的多晶硅，tcr的符號在5×10²⁰cm^-3至6×10²⁰cm^-3的硼濃度范圍內(nèi)改變。對于寬度w為10μm的多晶硅，tcr的符號在3×10²⁰cm^-3至4×10²⁰cm^-3的硼濃度范圍內(nèi)改變。也就是說，在不同的多晶硅寬度w中，tcr的符號改變時的硼濃度不同。

因此，對于寬度w為0.1μm的多晶硅，將硼濃度設(shè)定成在tcr的符號改變點x處的濃度cx。對于寬度w為10μm的多晶硅，將硼濃度設(shè)定成在tcr的符號改變點y處的濃度cy。以這種方式執(zhí)行設(shè)定使得寬度w為0.1μm的多晶硅和寬度w為10μm的多晶硅將會包含濃度為cx和cy的硼，濃度cx和cy與tcr的符號改變點x和y相對應(yīng)，在濃度cx和cy處，tcr的絕對值被最小化。通過這樣做，寬度w為0.1μm的多晶硅和寬度w為10μm的多晶硅的tcr的絕對值被最小化。

在半導(dǎo)體裝置中形成這樣的一組多晶硅作為電阻元件，抑制了半導(dǎo)體裝置的運行導(dǎo)致的電阻元件的電阻值變化和電阻元件的電阻值變化導(dǎo)致的半導(dǎo)體裝置性能變差。結(jié)果是，實現(xiàn)了穩(wěn)定地顯示其性能的半導(dǎo)體裝置和采用該半導(dǎo)體裝置的電子裝置或電子設(shè)備。

在第一實施例中，以圖9中示出的關(guān)系為基礎(chǔ)，寬度w為0.1μm的多晶硅和寬度w為10μm的多晶硅包含濃度為cx和cy的硼，濃度cx和cy與tcr的符號改變點x和y相對應(yīng)。為寬度w不同的每個多晶硅設(shè)定硼濃度。結(jié)果是，通過采用在寬度w不同的多晶硅中同時注入雜質(zhì)離子的方法而出現(xiàn)的上述情況，也就是說，寬度w不同的多晶硅的tcr中的一個高而另一個低的情況會被避免。

例如，基于圖9中示出的關(guān)系，通過采用寬度w為10μm并且包含的硼濃度cy與tcr的符號改變點y相對應(yīng)的多晶硅，形成電阻元件，用于在半導(dǎo)體裝置中包括的模擬電路。通過采用寬度w為0.1μm并且包含的硼濃度cx與tcr的符號改變點x相對應(yīng)的多晶硅，形成電阻元件，用于在半導(dǎo)體裝置中包括的rtc電路。這使得用于模擬電路的電阻元件的tcr和用于rtc電路的電阻元件的tcr都被最小化。

此外，以圖9中示出的關(guān)系為基礎(chǔ)獲得的一組多晶硅，也就是說，一組寬度w為0.1μm并且包含的硼濃度cx與tcr的符號改變點x相對應(yīng)的多晶硅和寬度w為10μm并且包含的硼濃度cy與tcr的符號改變點y相對應(yīng)的多晶硅，可以串聯(lián)電連接或并聯(lián)電連接。寬度w為0.1μm并且包含的硼濃度cx與tcr的符號改變點x相對應(yīng)的多晶硅的tcr和寬度w為10μm并且包含的硼濃度cy與tcr的符號改變點y相對應(yīng)的多晶硅的tcr都被最小化。因此，即使它們被電連接，但形成的連接體的tcr低。結(jié)果是，對于包括連接體(該連接體通過電連接該組多晶硅而形成)作為電阻元件的半導(dǎo)體裝置，抑制了半導(dǎo)體裝置的運行導(dǎo)致的電阻元件的電阻值變化和電阻元件的電阻值變化導(dǎo)致的半導(dǎo)體裝置性能變差。

在上述示例中，硼作為p型雜質(zhì)用作多晶硅中包含的雜質(zhì)。但是，n型雜質(zhì)，諸如砷或磷(p)等，可以用作多晶硅中包含的雜質(zhì)。

如果采用n型雜質(zhì)，對于具有不同寬度w的多晶硅，獲取雜質(zhì)濃度與tcr的絕對值之間的關(guān)系?；谠撽P(guān)系，將每個多晶硅中的雜質(zhì)濃度設(shè)定成與tcr的符號改變點相對應(yīng)的濃度。這與上述示例相同。一組多晶硅形成為半導(dǎo)體裝置中的電阻元件，其中該組多晶硅中的每個多晶硅中的雜質(zhì)濃度被設(shè)定成上述濃度。通過這樣做，抑制了半導(dǎo)體裝置的運行導(dǎo)致的電阻元件的電阻值變化和電阻元件的電阻值變化導(dǎo)致的半導(dǎo)體裝置性能變差。

接下來，將描述第二實施例。

圖10至圖12是描述根據(jù)第二實施例的電阻元件的視圖。

包含雜質(zhì)并且寬度w為0.1μm和10μm的多晶硅用作電阻元件。這與上述第一實施例相同。p型雜質(zhì)硼用作多晶硅中包含的雜質(zhì)。

圖10示出寬度w為0.1μm的多晶硅(w0.1)和寬度w為10μm的多晶硅(w10)的硼濃度(cm^-3)與tcr的絕對值(ppm/℃)之間的關(guān)系的示例。圖10與在上述第一實施例中描述的圖9的關(guān)系相對應(yīng)。

如果在圖10中示出的硼濃度與tcr的絕對值之間的關(guān)系用于寬度w不同的多晶硅，則通過適當(dāng)?shù)卦O(shè)定硼濃度，使得寬度w較小的多晶硅的tcr和寬度w較大的多晶硅的tcr分別是負(fù)值和正值。例如，寬度w為0.1μm和10μm的多晶硅中的硼濃度被設(shè)定成相同濃度cz(在該示例中是4.4×10²⁰cm^-3)。在濃度cz下，寬度w為0.1μm和10μm的多晶硅的tcr的符號相反。也就是說，寬度為0.1μm的多晶硅(w0.1)和寬度為10μm的多晶硅(w10)的tcr分別是負(fù)值和正值。

圖11示出寬度w為0.1μm且包含濃度為cz的硼的多晶硅(w0.1)和寬度w為10μm且包含濃度為cz的硼的多晶硅(w10)的溫度(℃)與電阻值比(％)之間關(guān)系的示例。電阻值比表示在各溫度下的電阻值與25℃的溫度下電阻值的比。

圖11示出寬度w為0.1μm并且包含濃度為cz的硼的多晶硅的溫度與電阻值比之間的關(guān)系。通過采用上述表達(dá)式(1)在近似該關(guān)系時的系數(shù)a是多晶硅(w0.1)的tcr。類似地，圖11示出寬度w為10μm并且包含濃度為cz的硼的多晶硅的溫度與電阻值比之間的關(guān)系。通過采用上述表達(dá)式(1)在近似該關(guān)系時的系數(shù)a是多晶硅(w10)的tcr。

如圖11所示，寬度w為0.1μm并且包含濃度為cz的硼的多晶硅(w0.1)的tcr絕對值和寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)的tcr絕對值都是足夠小的值，并且多晶硅(w0.1)和多晶硅(w10)可用作半導(dǎo)體裝置中的電阻元件。例如，多晶硅(w0.1)和多晶硅(w10)的tcr的絕對值顯著小于每個包含n型雜質(zhì)并且在圖5中描述的多晶硅(n-多)和擴散層(n-擴散)的tcr(系數(shù)a)。

如果寬度w為0.1μm且包含濃度為cz的硼的多晶硅和寬度為10μm且包含濃度為cz的硼的多晶硅串聯(lián)電連接，則寬度w為0.1μm的多晶硅對溫度的依賴與寬度w為10μm的多晶硅對溫度的依賴相互抵消。結(jié)果是，連接體的tcr變?yōu)楸让總€多晶硅的tcr低。一組以這樣的方式連接的多晶硅形成為半導(dǎo)體裝置中的電阻元件。通過這樣做，抑制了半導(dǎo)體裝置的運行導(dǎo)致的電阻元件的電阻值變化和電阻元件的電阻值變化導(dǎo)致的半導(dǎo)體裝置性能變差。

圖12示出寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz的硼的多晶硅(w0.1)的組成比(w10/w0.1)與tcr的絕對值(ppm/℃)之間關(guān)系的示例。

如圖12所示，隨著寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz的硼的多晶硅(w0.1)的比值增大，tcr的絕對值緩慢地減小然后緩慢地增大。例如，與圖7中示出的包含n型雜質(zhì)的擴散層比上包含n型雜質(zhì)的多晶硅的組成比(n-擴散/n-多)與tcr的絕對值(ppm/℃)之間的關(guān)系相比，隨組成比(w10/w0.1)的變化，tcr的絕對值增大或減小的顯著小。

在圖12的示例中，當(dāng)寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz的硼的多晶硅(w0.1)的組成比(w10/w0.1)是大約1.8時，tcr的絕對值被最小化。因此，寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz的硼的多晶硅(w0.1)的組成比(w10/w0.1)被設(shè)定成大約1.8。當(dāng)這些多晶硅連接時，它們的tcr有效地相互抵消，連接體的tcr絕對值被最小化。

此外，在圖12的示例中，即使寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz的硼的多晶硅(w0.1)的組成比(w10/w0.1)偏離最優(yōu)值(大約1.8)，獲得的tcr絕對值與tcr的最小絕對值之間的差也小，這是因為tcr的絕對值增大或減小的緩慢。結(jié)果是，可以將寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz的硼的多晶硅(w0.1)的組成比(w10/w0.1)設(shè)定在相對寬的范圍中。通過以設(shè)定的組成比形成一組多晶硅并且將它們串聯(lián)電連接，實現(xiàn)具有低tcr的連接體。通過形成這樣的連接體作為半導(dǎo)體裝置中的電阻元件，抑制了半導(dǎo)體裝置的運行導(dǎo)致的電阻元件的電阻值變化和電阻元件的電阻值變化導(dǎo)致的半導(dǎo)體裝置性能變差。

在上述示例中，硼作為p型雜質(zhì)用作多晶硅中包含的雜質(zhì)。但是，n型雜質(zhì)，諸如砷或磷等，可以用作多晶硅中包含的雜質(zhì)。

接下來，將描述第三實施例。

圖13至圖15是描述根據(jù)第三實施例的電阻元件的視圖。

包含雜質(zhì)并且寬度w為0.1μm和10μm的多晶硅用作電阻元件。這與上述第一實施例和第二實施例相同。p型雜質(zhì)硼用作多晶硅中包含的雜質(zhì)。

圖13示出寬度w為0.1μm的多晶硅(w0.1)和寬度w為10μm的多晶硅(w10)的硼濃度(cm^-3)與tcr的絕對值(ppm/℃)之間關(guān)系的示例。圖13與在上述第一實施例和第二實施中分別描述的圖9和圖10的關(guān)系相對應(yīng)。

第三實施例與上述第二實施例的不同在于，寬度w為0.1μm的多晶硅中的硼濃度高于寬度w為10μm的多晶硅中的硼濃度。例如，將寬度w為0.1μm的多晶硅中的硼濃度設(shè)定成濃度cz1(在該示例中是4.8×10²⁰cm^-3)，將寬度w為10μm的多晶硅中的硼濃度設(shè)定成濃度cz(在該示例中是4.4×10²⁰cm^-3)，濃度cz比濃度cz1低。如圖13所示，寬度w為0.1μm的多晶硅(w0.1)的tcr在濃度為cz1時變成負(fù)值，寬度w為10μm的多晶硅(w10)的tcr在濃度為cz時變成正值。

圖14示出寬度w為0.1μm并且包含濃度為cz1的硼的多晶硅(w0.1)和寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)的溫度(℃)與電阻值比(％)之間的關(guān)系的示例。電阻值比表示在各溫度下的電阻值與25℃的溫度下電阻值的比。

圖14示出寬度w為0.1μm且包含濃度為cz1的硼的多晶硅(w0.1)和寬度w為10μm且包含濃度為cz的硼的多晶硅(w10)的溫度與電阻值比之間的關(guān)系。通過采用上述表達(dá)式(1)在近似這些關(guān)系時的系數(shù)a是多晶硅(w0.1)和多晶硅(w10)的tcr。多晶硅(w0.1)和多晶硅(w10)的tcr絕對值都是足夠小的值，并且多晶硅(w0.1)和多晶硅(w10)可用作半導(dǎo)體裝置中的電阻元件。

此外，對于寬度w為0.1μm并且包含濃度為cz1(高于上述第二實施例中描述的濃度cz)的硼的多晶硅(w0.1)，tcr的絕對值相比上述第二實施例要小。

通過將寬度w為0.1μm并且包含濃度為cz1的硼和寬度w為10μm并且包含濃度為cz的硼串聯(lián)電連接，寬度w為0.1μm的多晶硅對溫度的依賴與寬度w為10μm的多晶硅對溫度的依賴相互抵消。結(jié)果是，連接體的tcr與上述第二實施例相比要低。以這種方式連接的一組多晶硅形成為半導(dǎo)體裝置中的電阻元件。通過這樣做，抑制了半導(dǎo)體裝置的運行導(dǎo)致的電阻元件的電阻值變化和電阻元件的電阻值變化導(dǎo)致的半導(dǎo)體裝置性能變差。

圖15示出寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz1的硼的多晶硅(w0.1)的組成比(w10/w0.1)與tcr的絕對值(ppm/℃)之間的關(guān)系的示例。

如圖15所示，隨著寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz1的硼的多晶硅(w0.1)的比率增大，tcr的絕對值緩慢地減小然后緩慢地增大。

在圖15的示例中，當(dāng)寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz1的硼的多晶硅(w0.1)的組成比(w10/w0.1)是大約0.9時，tcr的絕對值被最小化。當(dāng)寬度w為0.1μm的多晶硅與寬度w為10μm的多晶硅以這種組成比(w10/w0.1)連接時，寬度w為0.1μm的多晶硅與寬度w為10μm的多晶硅的tcr有效地互相抵消，連接體的tcr絕對值被最小化。

此外，在圖15的示例中，即使寬度w為10μm的多晶硅(w10)比上寬度w為0.1μm的多晶硅(w0.1)的組成比(w10/w0.1)偏離最優(yōu)值(大約0.9)，獲得的tcr絕對值與tcr的最小絕對值之間的差也小，這是因為tcr的絕對值增大或減小的緩慢。這與圖12相同。結(jié)果是，將寬度w為10μm并且包含濃度為cz的硼的多晶硅(w10)比上寬度w為0.1μm并且包含濃度為cz1的硼的多晶硅(w0.1)的組成比(w10/w0.1)設(shè)定在相對寬的范圍中。通過以設(shè)定的組成比形成一組多晶硅并且將它們串聯(lián)電連接，實現(xiàn)具有低tcr的連接體。通過形成這樣的連接體作為半導(dǎo)體裝置中的電阻元件，抑制了半導(dǎo)體裝置的運行導(dǎo)致的電阻元件的電阻值變化和電阻元件的電阻值變化導(dǎo)致的半導(dǎo)體裝置性能變差。

此外，在第三實施例中，在組成比(w10/w0.1)低的范圍中，使得連接寬度w為0.1μm的多晶硅與寬度w為10μm的多晶硅時獲得的tcr絕對值小(與上述第二實施例相比)。也就是說，寬度w為10μm的多晶硅的比例減小。結(jié)果是，由寬度w為0.1μm的多晶硅與寬度w為10μm的多晶硅的連接體形成的電阻元件在半導(dǎo)體裝置中占據(jù)的空間(面積或體積)的百分比減小。例如，這引起半導(dǎo)體裝置的最小化或者提高半導(dǎo)體裝置中包括的組件(不僅是電阻元件還有電路元件，諸如晶體管和布線等)的布局靈活性。

在上述示例中，硼作為p型雜質(zhì)用作多晶硅中包含的雜質(zhì)。但是，n型雜質(zhì)，諸如砷或磷等，可以用作多晶硅中包含的雜質(zhì)。

接下來，將描述第四實施例。

現(xiàn)在將描述半導(dǎo)體裝置的制造方法的示例作為第四實施例，該半導(dǎo)體裝置包括通過采用多晶硅形成的電阻元件。

圖16至圖22是描述根據(jù)第四實施例的半導(dǎo)體裝置制造方法的視圖。圖16是多晶硅圖案形成過程的示例的局部示意性截面圖。圖17是第一離子注入過程的示例的局部示意性截面圖。圖18和圖19是第二離子注入過程的示例的局部示意性截面圖。圖20是側(cè)壁絕緣膜形成過程的示例的局部示意性截面圖。圖21是第三離子注入過程的示例的局部示意性截面圖。圖22是導(dǎo)電部(conductorportion)形成過程的示例的局部示意性截面圖。

準(zhǔn)備圖16中示出的襯底40。諸如硅(si)襯底或硅鍺(sige)襯底等的半導(dǎo)體襯底41用作襯底40。襯底40包括第一電阻元件要在其中形成的區(qū)域10a、第二電阻元件要在其中形成的區(qū)域20a和晶體管要在其中形成的區(qū)域30a。在區(qū)域10a的半導(dǎo)體襯底41中形成絕緣膜42a。在區(qū)域20a的半導(dǎo)體襯底41中形成絕緣膜42b。在區(qū)域30a的半導(dǎo)體襯底41中形成將元件區(qū)(有源區(qū))劃界的絕緣膜42c和有源區(qū)上的絕緣膜42d。通過采用淺溝槽隔離(sti)法、熱氧化法等形成絕緣膜42a、絕緣膜42b、絕緣膜42c。通過采用熱氧化法等形成絕緣膜42d。

如圖16所示，在上述襯底40上形成多晶硅11、多晶硅21和多晶硅31。多晶硅11形成在區(qū)域10a中的絕緣膜42a上，以便于具有確定的寬度w1和確定的厚度t1。多晶硅21形成在區(qū)域20a中的絕緣膜42b上，以便于具有確定的寬度w2和確定的厚度t2。多晶硅31形成在區(qū)域30a中的絕緣膜42d上，以便于具有確定的寬度w3和確定的厚度t3。例如，多晶硅11的厚度t1、多晶硅21的厚度t2和多晶硅31的厚度t3相等或接近相等。多晶硅21的寬度w2大于多晶硅11的寬度w1。例如，通過采用光刻技術(shù)和刻蝕技術(shù)圖案化在襯底40上形成的多晶硅層，來形成多晶硅11、多晶硅21和多晶硅31。

如圖17所示，然后，在形成多晶硅11、多晶硅21和多晶硅31的襯底40上形成覆蓋區(qū)域30a并且在區(qū)域10a和20a中具有開口部50a的抗蝕劑50。用抗蝕劑50作為掩模，在區(qū)域10a中的多晶硅11和區(qū)域20a中的多晶硅21中注入雜質(zhì)離子。例如，在加速能量和劑量分別是8kev和4×10¹⁵cm^-2的條件下，在多晶硅11和多晶硅21中注入硼離子。在離子注入之后移除抗蝕劑50。

通過執(zhí)行圖17的工藝，在襯底40的區(qū)域10a中形成寬度為w1并且包含雜質(zhì)的多晶硅11，在襯底40的區(qū)域20a中形成多晶硅21，多晶硅21的寬度w2大于寬度w1，并且包含的雜質(zhì)濃度等于或接近等于多晶硅11中包含的雜質(zhì)濃度。

如圖18所示，然后在襯底40上形成覆蓋區(qū)域20a并且在區(qū)域10a和30a中具有開口部51a的抗蝕劑51。用抗蝕劑51作為掩模，在區(qū)域10a中的多晶硅11和區(qū)域30a中的多晶硅31中注入雜質(zhì)離子。例如，在加速能量和劑量分別是0.5kev和4×10¹⁴cm^-2的條件下，在多晶硅11和多晶硅31中注入硼離子。在離子注入之后移除抗蝕劑51。

通過執(zhí)行圖18的工藝，在襯底40的區(qū)域10a中形成寬度為w1并且包含雜質(zhì)的多晶硅11，在襯底40的區(qū)域20a中形成多晶硅21，多晶硅21的寬度w2大于寬度w1，并且包含的雜質(zhì)濃度低于多晶硅11中包含的雜質(zhì)濃度。也就是說，形成了在上述第一實施例或第三實施例中描述的并且雜質(zhì)濃度和寬度w不同的一組多晶硅。根據(jù)要形成的一組多晶硅的形式來設(shè)定在圖17和圖18的工藝中執(zhí)行雜質(zhì)離子注入的條件。

此外，通過執(zhí)行圖18的工藝，在襯底40的區(qū)域30a中，形成包含雜質(zhì)的多晶硅31(柵電極31)，并且在柵電極31的兩側(cè)在半導(dǎo)體襯底41中形成雜質(zhì)區(qū)34。雜質(zhì)區(qū)34起到晶體管的輕摻雜漏區(qū)(ldd)的作用(圖22)。

在圖18的示例中，在圖17的工藝之后形成覆蓋區(qū)域20a并且在區(qū)域10a和30a中有開口部51a的抗蝕劑51，并且用抗蝕劑51為掩模來執(zhí)行離子注入?？蛇x擇地，可以執(zhí)行下面的工藝。如圖19所示，在圖17的工藝之后形成覆蓋區(qū)域10a和20a并且在區(qū)域30a中有開口部52a的抗蝕劑52，并且用抗蝕劑52為掩模來執(zhí)行離子注入。在離子注入之后移除抗蝕劑52。

在圖19的工藝中，在圖17的工藝中形成的多晶硅11和多晶硅21通過抗蝕劑52被保護(hù)免受離子注入。在襯底40的區(qū)域10a中形成寬度為w1并且包含雜質(zhì)的多晶硅11，在襯底40的區(qū)域20a中形成多晶硅21，多晶硅21的寬度w2大于寬度w1，并且包含的雜質(zhì)濃度等于或接近等于多晶硅11中包含的雜質(zhì)濃度。也就是說，形成了在上述第二實施例中描述的、雜質(zhì)濃度相等或接近相等、并且寬度w不同的一組多晶硅。根據(jù)要形成的一組多晶硅的形式來設(shè)定在圖17和圖19的工藝中執(zhí)行雜質(zhì)離子注入的條件。

通過執(zhí)行圖19的工藝，在襯底40的區(qū)域30a中，形成包含雜質(zhì)的多晶硅31(柵電極31)，并且在柵電極31的兩側(cè)在半導(dǎo)體襯底41中形成雜質(zhì)區(qū)34(ldd區(qū))。

離子注入程序不限于在圖17的工藝之后執(zhí)行圖18的工藝的程序或者在圖17的工藝之后執(zhí)行圖19的工藝的程序。只要最終形成分別包含確定濃度的雜質(zhì)的多晶硅11、多晶硅21、柵電極(多晶硅)31和雜質(zhì)區(qū)34，可以采用任何離子注入程序。

在形成分別包含確定濃度的雜質(zhì)的多晶硅11、多晶硅21、柵電極31和雜質(zhì)區(qū)34之后，形成側(cè)壁絕緣膜。如圖20所示，側(cè)壁絕緣膜12形成在多晶硅11的側(cè)壁上，側(cè)壁絕緣膜22形成在多晶硅21的側(cè)壁上，側(cè)壁絕緣膜32形成在柵電極31的側(cè)壁上。通過在襯底40上形成絕緣膜(諸如氧化物膜、氮化物膜、或者層疊它們而形成的膜等)并且刻蝕該絕緣膜，來形成側(cè)壁絕緣膜12、側(cè)壁絕緣膜22和側(cè)壁絕緣膜32。在刻蝕時，部分地刻蝕絕緣膜42a、絕緣膜42b、絕緣膜42c和絕緣膜42d。柵絕緣膜33(在刻蝕之后保留的部分絕緣膜42d)形成在區(qū)域30a中的半導(dǎo)體襯底41與柵電極31之間。

如圖21所示，然后在襯底40上形成覆蓋區(qū)域10a和20a并且在區(qū)域30a中具有開口部53a的抗蝕劑53。以抗蝕劑53作為掩模，在區(qū)域30a的半導(dǎo)體襯底41中注入雜質(zhì)離子。通過這樣做，形成起到晶體管30的源區(qū)和漏區(qū)的作用的雜質(zhì)區(qū)35，使得雜質(zhì)區(qū)35與之前形成的雜質(zhì)區(qū)34的導(dǎo)電類型相同，并且使得雜質(zhì)區(qū)35中的雜質(zhì)濃度高于雜質(zhì)區(qū)34中的雜質(zhì)濃度。在離子注入之后移除抗蝕劑53。

在圖21的工藝之后，多晶硅11、多晶硅21、柵電極31和雜質(zhì)區(qū)35的表面可被硅化。如果執(zhí)行硅化，例如采用下面的方法。在不執(zhí)行硅化的確定區(qū)域預(yù)先形成硅化物阻擋膜，以硅化物阻擋膜作為掩模來硅化多晶硅11、多晶硅21、柵電極31和雜質(zhì)區(qū)35中的每個的部分表面或整個表面。例如，通過采用形成側(cè)壁絕緣膜12、22和32時形成的絕緣膜和采用光刻技術(shù)和刻蝕技術(shù)，在確定區(qū)域與側(cè)壁絕緣膜12、22和32一起預(yù)先形成硅化物阻擋膜。

通過執(zhí)行圖16至圖21的工藝，在襯底40的區(qū)域10a中形成電阻元件10，該電阻元件10包括寬度為w1并且包含雜質(zhì)的多晶硅11。在襯底40的區(qū)域20a中形成電阻元件20，該電阻元件20包括多晶硅21，該多晶硅21包含的雜質(zhì)濃度等于或接近等于或低于多晶硅11中包含的雜質(zhì)濃度，并且多晶硅21的寬度w2大于多晶硅11的寬度w1。在襯底40的區(qū)域30a中形成晶體管30。

在形成電阻元件10、電阻元件20和晶體管30之后，例如，如圖22所示，形成覆蓋它們的層間絕緣膜60和連接到晶體管30的導(dǎo)電部(諸如插塞(接頭)71和布線72等)。此外，以相同的方式可以形成上層布線層。

例如，以這種方式獲得具有圖22中示出的結(jié)構(gòu)的半導(dǎo)體裝置1。

接下來，將描述第五實施例。

現(xiàn)在將描述半導(dǎo)體裝置的結(jié)構(gòu)的示例作為第五實施例，該半導(dǎo)體裝置包括通過采用多晶硅形成的電阻元件。

圖23a和圖23b示出根據(jù)第五實施例的半導(dǎo)體裝置的結(jié)構(gòu)的第一示例。圖23a是半導(dǎo)體裝置的局部示意性布局圖。圖23b是沿圖23a的線l1-l1的示意性截面圖。

圖23a和圖23b示出半導(dǎo)體裝置1a，該半導(dǎo)體裝置1a包括通過采用多晶硅11形成的電阻元件10和通過采用多晶硅21形成的電阻元件20。晶體管(諸如在上述第四實施例中描述的晶體管30等)在圖23a或圖23b中未示出。此外，在圖23b中示出的示出的襯底40、側(cè)壁絕緣膜12、側(cè)壁絕緣膜22、硅化物層17、硅化物層27或?qū)娱g絕緣膜60在圖23a中未示出。

如圖23b所示，在襯底40的絕緣膜42上形成多晶硅11和多晶硅21，該襯底40包括半導(dǎo)體襯底41和絕緣膜42。如圖23a所示，多晶硅11的寬度為w1并且包含確定濃度的雜質(zhì)。如圖23a所示，多晶硅21的寬度w2比多晶硅11的寬度w1大，并且多晶硅21包含的雜質(zhì)濃度小于或等于或接近等于多晶硅11中包含的雜質(zhì)濃度。如圖23b所示，在多晶硅11的側(cè)壁上形成側(cè)壁絕緣膜12，在多晶硅21的側(cè)壁上形成側(cè)壁絕緣膜22。

如圖23b所示，在襯底40上形成層間絕緣膜60。在層間絕緣膜60中形成電連接到多晶硅11和多晶硅21的接頭71。第一層布線72(在該示例中是布線72a、72b和72c)形成在層間絕緣膜60上。

如圖23a和圖23b所示，分別在多晶硅11和多晶硅21上形成硅化物阻擋膜16和硅化物阻擋膜26。如圖23b所示，在從硅化物阻擋膜16暴露的多晶硅11的端部11a和11b的表面上形成硅化物層17。如圖23b所示，在從硅化物阻擋膜26暴露的多晶硅21的端部21a和21b的表面上形成硅化物層27。形成接頭71使得它們連接到硅化物層17和硅化物層27。

如圖23a和圖23b所示，連接到多晶硅11的端部11a的接頭71和連接到多晶硅21的端部21a(與多晶硅11的端部11a相對)的接頭71通過布線72a電連接。除了布線72a之外，布線72b電連接到連接多晶硅11的端部11b的接頭71。除了布線72a和72b之外，布線72c電連接到連接多晶硅21的端部21b的接頭71。

多晶硅11和多晶硅21通過這些接頭71和布線72a、72b和72c而串聯(lián)電連接。

對于半導(dǎo)體裝置1a(該半導(dǎo)體裝置1a包括以這種方式串聯(lián)電連接的寬度為w1的多晶硅11和寬度為w2(>w1)的多晶硅21)，通過適當(dāng)?shù)卦O(shè)定多晶硅11和多晶硅21中的雜質(zhì)濃度來抑制性能變差。

換言之，將寬度為w1的多晶硅11中的雜質(zhì)濃度設(shè)定成tcr的符號改變點處的濃度，也就是說，設(shè)定成tcr的絕對值被最小化時的濃度。類似地，將在寬度為w2(大于多晶硅11的寬度w1)的多晶硅21中的雜質(zhì)濃度設(shè)定成tcr的符號改變點處的濃度，也就是說，設(shè)定成tcr的絕對值被最小化時的濃度。換言之，采用上述第一實施例中描述的技術(shù)。這使得多晶硅11的tcr絕對值和多晶硅21的tcr絕對值都最小化。因此，即使在半導(dǎo)體裝置1a中多晶硅11和多晶硅21以上述方式串聯(lián)電連接，多晶硅11和多晶硅21形成的連接體的tcr也低。這抑制了半導(dǎo)體裝置1a的運行導(dǎo)致的連接體的電阻值變化和連接體的電阻值變化導(dǎo)致的半導(dǎo)體裝置1a的性能變差。

可選擇地，將寬度為w1的多晶硅11中的雜質(zhì)濃度設(shè)定成tcr是負(fù)值時的濃度，并且將寬度為w2(大于多晶硅11的寬度w1)的多晶硅21中的雜質(zhì)濃度設(shè)定成tcr是正值時的濃度。此時，寬度為w2的多晶硅21中的雜質(zhì)濃度等于或接近等于或低于寬度為w1的多晶硅11中的雜質(zhì)濃度。也就是說，采用在上述第二實施例或第三實施例中描述的技術(shù)。如果在半導(dǎo)體裝置1a中多晶硅11和多晶硅21以上述方式串聯(lián)電連接，則多晶硅11對溫度的依賴與多晶硅21對溫度的依賴互相抵消，并且多晶硅11和多晶硅21形成的連接體的tcr低。這抑制了半導(dǎo)體裝置1a的運行導(dǎo)致的連接體的電阻值變化和連接體的電阻值變化導(dǎo)致的半導(dǎo)體裝置1a的性能變差。

圖24a和圖24b示出根據(jù)第五實施例的半導(dǎo)體裝置的結(jié)構(gòu)的第二示例。圖24a是半導(dǎo)體裝置的局部示意性布局圖。圖24b是沿圖24a的線l2-l2的示意性截面圖。

對于在圖24a和圖24b中示出的半導(dǎo)體裝置1b，電阻元件10的多晶硅11和電阻元件20的多晶硅21形成為連續(xù)的一個主體(多晶硅80)。通過這樣做，實現(xiàn)多晶硅11和多晶硅21串聯(lián)電連接的結(jié)構(gòu)。半導(dǎo)體裝置1b不包括在圖23a和圖23b中示出的半導(dǎo)體裝置1a中形成的布線72a和與其連接的接頭71。如圖24b所示，在硅化物阻擋膜16與硅化物阻擋膜26之間的多晶硅80的表面上形成硅化物層87。在其他方面，半導(dǎo)體裝置1b與上述半導(dǎo)體裝置1a的結(jié)構(gòu)相同。

對于具有上述結(jié)構(gòu)的半導(dǎo)體裝置1b，也通過適當(dāng)?shù)卦O(shè)定寬度為w1的多晶硅11和寬度為w2的多晶硅21中的雜質(zhì)濃度來抑制性能變差。

也就是說，通過采用上述第一實施例中描述的技術(shù)并且設(shè)定雜質(zhì)濃度，多晶硅11的tcr絕對值與多晶硅21的tcr絕對值都被最小化?？蛇x擇地，通過采用上述第二實施例或第三實施例中描述的技術(shù)并且設(shè)定雜質(zhì)濃度，使得多晶硅11的tcr為負(fù)值并且使得多晶硅21的tcr為正值。這與上述半導(dǎo)體裝置1a相同。因為多晶硅11和多晶硅21串聯(lián)電連接為連續(xù)的一個主體，所以多晶硅11和多晶硅21形成的連接體的tcr低。這抑制了半導(dǎo)體裝置1b的運行導(dǎo)致的連接體的電阻值變化和連接體的電阻值變化導(dǎo)致的半導(dǎo)體裝置1b的性能變差。

圖25a和圖25b示出根據(jù)第五實施例的半導(dǎo)體裝置的結(jié)構(gòu)的第三示例。圖25a是半導(dǎo)體裝置的局部示意性布局圖。圖25b是沿圖25a的線l3-l3的示意性截面圖。

圖25a和圖25b中示出的半導(dǎo)體裝置1c與圖24a和圖24b中示出的半導(dǎo)體裝置1b的不同在于，形成在電阻元件10的多晶硅11和電阻元件20的多晶硅21上延伸的共同硅化物阻擋膜90。半導(dǎo)體裝置1c不包括在半導(dǎo)體裝置1b中形成的硅化物層87。在其他方面，半導(dǎo)體裝置1c與上述半導(dǎo)體裝置1b的結(jié)構(gòu)相同。

通過采用上述硅化物阻擋膜90的半導(dǎo)體裝置1c，實現(xiàn)上述半導(dǎo)體裝置1b獲得的相同的效果。

圖26a和圖26b示出根據(jù)第五實施例的半導(dǎo)體裝置的結(jié)構(gòu)的第四示例。圖26a是半導(dǎo)體裝置的局部示意性布局圖。圖26b是沿圖26a的線l4-l4的示意性截面圖。

對于在圖26a和圖26b中示出的半導(dǎo)體裝置1d，電阻元件10的多晶硅11和電阻元件20的多晶硅21并聯(lián)電連接。也就是說，如圖26a所示，對于半導(dǎo)體裝置1d，連接到多晶硅11的一個端部11a的接頭71和連接到多晶硅21的一個端部21a的接頭71通過布線72(在該示例中是布線72d)電連接。連接到多晶硅11的另一個端部11b的接頭71和連接到多晶硅21的另一個端部21b的接頭71通過布線72(在該示例中是布線72e)電連接。

硅化物阻擋膜16和硅化物阻擋膜26可以分離地分別形成在多晶硅11和多晶硅21上，或者整體地形成在多晶硅11和多晶硅21上。

對于半導(dǎo)體裝置1d(該半導(dǎo)體裝置1d包括以這種方式并聯(lián)電連接的寬度為w1的多晶硅11和寬度為w2(>w1)的多晶硅21)，也通過恰當(dāng)?shù)卦O(shè)定多晶硅11和多晶硅21中的雜質(zhì)濃度來抑制性能變差。

也就是說，通過采用上述第一實施例中描述的技術(shù)并且設(shè)定雜質(zhì)濃度，多晶硅11的tcr絕對值與多晶硅21的tcr絕對值都被最小化。結(jié)果是，即使在半導(dǎo)體裝置1d中多晶硅11和多晶硅21以上述方式并聯(lián)電連接，多晶硅11和多晶硅21形成的連接體的tcr也低。因此，抑制了半導(dǎo)體裝置1d的運行導(dǎo)致的連接體的電阻值變化和連接體的電阻值變化導(dǎo)致的半導(dǎo)體裝置1d的性能變差。

可選擇地，通過采用上述第二實施例或第三實施例中描述的技術(shù)并且設(shè)定雜質(zhì)濃度，使得多晶硅11的tcr為負(fù)值并且使得多晶硅21的tcr為正值。采用上述第二實施例或第三實施例中描述的技術(shù)使得多晶硅11的tcr絕對值和多晶硅21的tcr絕對值相對小。因此，盡管在半導(dǎo)體裝置1d中多晶硅11和多晶硅21以上述方式并聯(lián)電連接，但是多晶硅11和多晶硅21形成的連接體的tcr相對低。結(jié)果是，抑制了半導(dǎo)體裝置1d的運行導(dǎo)致的連接體的電阻值變化和連接體的電阻值變化導(dǎo)致的半導(dǎo)體裝置1d的性能變差。

在圖23a、圖23b、圖24a、圖24b、圖25a、圖25b、圖26a和圖26b的示例中，接頭71和布線72a至布線72用于電連接多晶硅11與多晶硅21，電連接多晶硅11與另一導(dǎo)電部，電連接多晶硅21與另一導(dǎo)電部。但是，多晶硅11與多晶硅21、多晶硅11與另一導(dǎo)電部、多晶硅21與另一導(dǎo)電部可以通過諸如導(dǎo)線連接等的其它方式電連接。

此外，在上述示例中，多晶硅11和多晶硅21形成在共同襯底40上。多晶硅11的寬度為w1并且包含確定濃度的雜質(zhì)。多晶硅21的寬度為w2并且包含確定濃度的雜質(zhì)。多晶硅11和多晶硅21互相電連接。但是，多晶硅11和多晶硅21可以形成在不同的襯底(例如不同半導(dǎo)體裝置中的襯底)上。多晶硅11的寬度為w1并且包含確定濃度的雜質(zhì)。多晶硅21的寬度為w2并且包含確定濃度的雜質(zhì)。多晶硅11和多晶硅21互相電連接。

已經(jīng)描述了第一實施例至第五實施例。

如圖2至圖4和圖6所示，對于一組包含同種雜質(zhì)的多晶硅，tcr依賴于寬度w。雜質(zhì)濃度的變化引起tcr對寬度w依賴關(guān)系的變化。有鑒于此，以圖9中示出的關(guān)系為基礎(chǔ)，寬度w不同并且包含同種雜質(zhì)的一組多晶硅中的每個的雜質(zhì)濃度被設(shè)定成tcr的符號改變點處的濃度，也就是說，雜質(zhì)濃度被設(shè)定成tct的絕對值被最小化時的濃度，可選擇地，以圖10和圖13示出的關(guān)系為基礎(chǔ)，以下面的方式為寬度w不同并且包含同種雜質(zhì)的一組多晶硅中的每個設(shè)定雜質(zhì)濃度。將寬度w較小的多晶硅中的雜質(zhì)濃度設(shè)定為tcr為負(fù)值時的濃度，并且將寬度w較大的多晶硅中的雜質(zhì)濃度設(shè)定為tcr為正值時的濃度。在這種情況下，寬度w較大的多晶硅中的雜質(zhì)濃度等于或接近等于或低于寬度w較小的多晶硅中的雜質(zhì)濃度。

結(jié)果是，如果一組寬度w不同的多晶硅形成為半導(dǎo)體裝置中的電阻元件，會抑制半導(dǎo)體裝置的運行導(dǎo)致的溫度升高或降低所引起的電阻元件的電阻值的顯著變化，因此抑制半導(dǎo)體裝置的性能變差。因此，實現(xiàn)了穩(wěn)定地顯示其性能的半導(dǎo)體裝置。此外，實現(xiàn)了在其中采用這樣的半導(dǎo)體裝置并且穩(wěn)定地顯示其性能的電子裝置或電子設(shè)備。

從圖2至圖4、圖6、圖9、圖10和圖13，將寬度w不同的多晶硅中包含的同種雜質(zhì)的濃度設(shè)定在1×10²⁰cm^-3至1×10²¹cm^-3的范圍中。如果使得寬度w較大的多晶硅(例如，寬度w為10μm的多晶硅(w10))的tcr為正值，則需要高于4×10²⁰cm^-3的濃度。在這樣的情況下，將具有不同寬度w的多晶硅中包含的同種雜質(zhì)的濃度設(shè)定在4×10²⁰cm^-3至1×10²¹cm^-3的范圍中。

根據(jù)本公開的技術(shù)，抑制電阻元件對溫度的依賴導(dǎo)致的半導(dǎo)體裝置性能的變差，并且實現(xiàn)穩(wěn)定地顯示其性能的半導(dǎo)體裝置。