本發(fā)明半導(dǎo)體器件領(lǐng)域，特別涉及了多柵極神經(jīng)元晶體管及其制備方法和構(gòu)成的神經(jīng)網(wǎng)絡(luò)。

背景技術(shù)：

大數(shù)據(jù)時代對于計算機處理信息的能力提出了非常高的要求，而傳統(tǒng)馮諾依曼計算機的發(fā)展已經(jīng)遭遇到瓶頸。未來計算機需要基于新的指令集的器件和芯片架構(gòu)才能滿足大數(shù)據(jù)時代飛速增長的信息處理要求。與傳統(tǒng)馮諾依曼計算機相比，人腦以分布和并行的方式存儲和處理信息，它能更好地處理感知、交互、識別等傳統(tǒng)意義上的“大數(shù)據(jù)”問題，且整體能耗很低。因此，類腦智能為未來計算機技術(shù)的發(fā)展提供了新的思路。

神經(jīng)元和突觸分別是人腦神經(jīng)計算和存儲的基本單元，用單個器件模擬神經(jīng)元-突觸的功能是實現(xiàn)類腦智能芯片的基礎(chǔ)。國內(nèi)外已有大量文獻報導(dǎo)了用單個器件模擬突觸功能的實驗結(jié)果。例如，松下公司通過鐵電晶體管模擬突觸的STDP行為(IEEE Trans.Electron Devices 2014,61,2827-2833)；NIMS采用Ag₂S原子開關(guān)模擬突觸的長短程可塑性(Nature Mater.2011,10,591-595)；國內(nèi)的劉益春課題組(Adv.Funct.Mater.2012,22,2759–2765)和胡紹剛課題組(Appl.Phys.Lett.2013,102,183510)利用金屬氧化物憶阻器的氧空位遷移和電化學(xué)行為模擬突觸的長短程可塑性；美國的陳勇課題組(Adv.Mater.2010,22,2448–2453)和國內(nèi)的萬青課題組(Nat.Commun.2014,5,3158)利用離子?xùn)沤橘|(zhì)的離子遷移、擴散和電化學(xué)行為，實現(xiàn)了三端晶體管對突觸功能的模擬。

上述均為單個器件模擬突觸的研究結(jié)果。然而目前為止，很少有研究能通過單個器件實現(xiàn)神經(jīng)元的加權(quán)計算功能。目前，研究人員大多是通過復(fù)雜電路結(jié)合人造突觸單元實現(xiàn)神經(jīng)元-突觸的信號處理功能。例如，北京大學(xué)的康晉鋒等人通過多個憶阻器的電連接實現(xiàn)神經(jīng)元網(wǎng)絡(luò)的功能。類似地，中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所的宋三年等人通過多層憶阻器陣列實現(xiàn)神經(jīng)元網(wǎng)絡(luò)的興奮傳遞功能。然而，類似的這種復(fù)雜電路方案不僅制備工藝繁瑣，而且其功耗也相對較高，不符合人腦低功耗的特性。

現(xiàn)有技術(shù)中，神經(jīng)元MOS場效應(yīng)晶體管(γMOS)是最接近所述神經(jīng)元-突觸功能的單元器件(IEEE Trans.Electron Devices 1992,39,1444-1455)。如圖1所示，γMOS包含有一個浮柵(FG)和多個控制柵(CG1～4)，控制柵(CG1～4)輸入的電壓信號通過浮柵(FG)的整合來協(xié)同控制晶體管溝道的開關(guān)，這就實現(xiàn)了類似神經(jīng)元的加權(quán)計算功能。另一方面，和浮柵存儲器類似，γMOS的工作過程中溝道電子會通過Fowler-Nordheim隧穿至浮柵(FG)中，從而改變器件的閾值電壓V_TH，實現(xiàn)了類似突觸的存儲功能，也就是突觸可塑性(Plasticity)。

然而，在神經(jīng)元-突觸中，與神經(jīng)元相連的每個突觸的輸入權(quán)重都會根據(jù)該突觸前輸入的歷史而發(fā)生變化，也就是說神經(jīng)元每個突觸的可塑性是相互獨立的。而現(xiàn)有γMOS的可塑性表現(xiàn)在器件整體閾值電壓V_TH的變化，相當(dāng)于每個控制柵(CG1～4)的輸入權(quán)重都受其影響。這不符合突觸可塑性相互獨立的特征。

技術(shù)實現(xiàn)要素：

為了解決上述背景技術(shù)提出的技術(shù)問題，本發(fā)明旨在提供多柵極神經(jīng)元晶體管及其制備方法和構(gòu)成的神經(jīng)網(wǎng)絡(luò)，實現(xiàn)多柵極加權(quán)計算功能，并且每個輸入柵極都具有獨立的權(quán)重可塑性。

為了實現(xiàn)上述技術(shù)目的，本發(fā)明的技術(shù)方案為：

一種多柵極神經(jīng)元晶體管，包括襯底、柵介質(zhì)層、浮柵電極、源電極、漏電極、溝道層、至少3組電容記憶層和與之對應(yīng)的至少3組輸入柵極；所述浮柵電極設(shè)于襯底上，所述柵介質(zhì)層設(shè)于浮柵電極上，所述溝道層設(shè)于柵介質(zhì)層上，所述源電極和漏電極分別設(shè)于溝道層上的兩端；每組電容記憶層和輸入柵極都不與溝道層接觸；每組電容記憶層和輸入柵極中，電容記憶層位于柵介質(zhì)層上，輸入柵極位于電容記憶層上；各組的電容記憶層之間以及各組的輸入柵極之間互不接觸；該晶體管的輸入信號為輸入柵極上施加的電壓，該晶體管的輸出信號為漏電極讀取的溝道電流；各輸入柵極通過電容記憶層與柵介質(zhì)電容共同耦合至浮柵電極上，繼而協(xié)同控制溝道輸出電流，實現(xiàn)神經(jīng)元的加權(quán)計算功能；輸入柵極上施加的電壓脈沖能長時程改變電容記憶層的電容大小，從而改變輸入柵極的輸入權(quán)重，實現(xiàn)突觸的權(quán)重可塑性特征。

進一步地，電容記憶層的電容大小在對應(yīng)的輸入柵極施加刺激電壓脈沖后發(fā)生長時程的上升，由低電容態(tài)轉(zhuǎn)變?yōu)楦唠娙輵B(tài)。

進一步地，電容記憶層的電容大小在對應(yīng)的輸入柵極施加恢復(fù)電壓脈沖后發(fā)生長時程的下降，由高電容態(tài)恢復(fù)為低電容態(tài)。

一種多柵極神經(jīng)元晶體管的制備方法，包括以下步驟：

(1)在襯底上形成浮柵電極；

(2)在浮柵電極上形成柵介質(zhì)層；

(3)在柵介質(zhì)層上形成溝道層；

(4)在溝道層的兩端形成圖案化的源電極和漏電極；

(5)在柵介質(zhì)層上形成圖案化的電容記憶層，且電容記憶層不與溝道層接觸；

(6)在電容記憶層上形成輸入柵極。

進一步地，制備柵介質(zhì)層的材質(zhì)為固態(tài)電解質(zhì)，制備溝道層的材質(zhì)為非晶金屬氧化物半導(dǎo)體，制備電容記憶層的材質(zhì)為相變材料或鐵電材料。

一種神經(jīng)網(wǎng)絡(luò)，該神經(jīng)網(wǎng)絡(luò)由若干上述多柵極神經(jīng)元晶體管相互電連接而成。

采用上述技術(shù)方案帶來的有益效果：

(1)本發(fā)明通過晶體管的多輸入柵極的協(xié)同控制實現(xiàn)神經(jīng)元加權(quán)計算功能，通過多組電容記憶層實現(xiàn)突觸的權(quán)重可塑性。該多柵極神經(jīng)元晶體管符合神經(jīng)元-突觸的計算和存儲特性，并且與傳統(tǒng)CMOS工藝兼容，有助于從硬件層面推動類腦智能芯片的發(fā)展；

(2)本發(fā)明提出的多柵極神經(jīng)元晶體管采用側(cè)柵結(jié)構(gòu)，即輸入柵極和電容記憶層與溝道均位于柵介質(zhì)層的同一側(cè)，這種側(cè)柵結(jié)構(gòu)比起垂直結(jié)構(gòu)的頂柵/底柵結(jié)構(gòu)的好處在于，其空間利用率高，在不與溝道層相連的區(qū)域可以形成任意多組輸入柵極和電容記憶層。

附圖說明

圖1是現(xiàn)有的神經(jīng)元MOS場效應(yīng)晶體管(γMOS)的剖面示意圖；

圖2本發(fā)明提出的多柵極神經(jīng)元晶體管的剖面示意圖；

圖3本發(fā)明中由多柵極神經(jīng)元晶體管構(gòu)成的神經(jīng)網(wǎng)絡(luò)的電路圖。

標號說明：Substrate：襯底；S：源電極；D：漏電極；FG：浮柵電極；CG1-CG4：控制柵電極；C0：柵介質(zhì)層；G0：浮柵電極；Channel：溝道層；C1-C3：電容記憶層；G1-G3：輸入柵極；a-d：多柵極神經(jīng)元晶體管。

具體實施方式

以下將結(jié)合附圖，對本發(fā)明的技術(shù)方案進行詳細說明。

如圖2所示，一種多柵極神經(jīng)元晶體管，包括襯底Substrate、浮柵電極G0、柵介質(zhì)層C0、源電極S、漏電極D、溝道層Channel、至少3組電容記憶層C1-C3和與之對應(yīng)的至少3組輸入柵極G1-G3。所述浮柵電極設(shè)于襯底上，所述柵介質(zhì)層設(shè)于浮柵電極上，所述溝道層設(shè)于柵介質(zhì)層上，所述源電極和漏電極分別設(shè)于溝道層上的兩端；每組電容記憶層和輸入柵極都不與溝道層接觸；每組電容記憶層和輸入柵極中，電容記憶層位于柵介質(zhì)層上，輸入柵極位于電容記憶層上；各組的電容記憶層之間以及各組的輸入柵極之間互不接觸；該晶體管的輸入信號為輸入柵極上施加的電壓，該晶體管的輸出信號為漏電極讀取的溝道電流。

多柵極神經(jīng)元晶體管在操作過程中，源電極接地，漏電極施加晶體管的工作電壓。初始狀態(tài)時，不妨假設(shè)電容記憶層C1的電容遠小于C2、C3的電容，則對應(yīng)同組輸入柵極G1與浮柵電極之間的串聯(lián)總電容相對很小。即輸入柵極G1的輸入權(quán)重很小。此時，輸出信號，即溝道電流脈沖大小基本只受到輸入柵極G2、G3上輸入的電壓脈沖影響。

當(dāng)在輸入柵極G1上輸入合適的高頻、高幅值的正電壓(刺激電壓)脈沖信號，對應(yīng)電容記憶層C1的電容會增大。電容值增大的程度與正電壓脈沖刺激的頻率、幅值正相關(guān)。此時輸入柵極G1與浮柵電極之間的串聯(lián)電容相對增大，則輸入柵極G1的輸入權(quán)重增大。當(dāng)C1的電容增大到接近C2、C3的電容水平時，輸出信號，即溝道電流脈沖大小為輸入柵極(G1、G2、G3)上輸入的電壓脈沖加權(quán)計算結(jié)果。

當(dāng)在輸入柵極G1上輸入合適的高頻、高幅值的負電壓(恢復(fù)電壓)脈沖信號，對應(yīng)電容記憶層C1的電容減小。電容值減小的程度與負電壓脈沖刺激的頻率、幅值正相關(guān)。此時輸入柵極G1與浮柵電極之間的串聯(lián)電容相對減小，則輸入柵極G1的輸入權(quán)重減小。當(dāng)C1的電容減小到遠小于C2、C3的電容水平時，輸出信號，即溝道電流脈沖大小重新恢復(fù)為初始狀態(tài)，即只受到輸入柵極G2、G3上輸入的電壓脈沖影響。這種輸入權(quán)重隨輸入歷史而變化、且互相獨立的特性，模擬了神經(jīng)元上每個突觸相互獨立的權(quán)重可塑性。

本發(fā)明可根據(jù)輸入端個數(shù)需求設(shè)置多組輸入柵極和電容記憶層，各組輸入柵極和電容記憶層之間互不接觸。

本發(fā)明還提出了一種多柵極神經(jīng)元晶體管的制備方法，包括以下步驟：

(1)在襯底上形成浮柵電極；

(2)在浮柵電極上形成柵介質(zhì)層；

(3)在柵介質(zhì)層上形成溝道層；

(4)在溝道層的兩端形成圖案化的源電極和漏電極；

(5)在柵介質(zhì)層上形成圖案化的電容記憶層，且電容記憶層不與溝道層接觸；

(6)在電容記憶層上形成輸入柵極。

襯底的材質(zhì)可以選用硅片、玻璃、塑料、紙等材料。柵介質(zhì)層的材質(zhì)為固態(tài)電解質(zhì)，例如PECVD生長的多孔SiO₂。溝道層的材質(zhì)為非晶金屬氧化物半導(dǎo)體材料，例如射頻磁控濺射生長的ZnO、IZO和IGZO等。電容記憶層的材質(zhì)為相變材料或鐵電材料，相變材料的電容記憶特性，來源于金屬氧化物中氧缺陷形成的導(dǎo)電通道，在外加電壓下，這些導(dǎo)電通道的連通和斷開對應(yīng)地增大和減小了這類金屬氧化物的電容，并長久保持；鐵電材料的電容記憶特性，來源于非易失的鐵電極化特性，在外加電壓下，鐵電材料同樣可以在高電容態(tài)和低電容態(tài)之間轉(zhuǎn)變，并長久保持。

本發(fā)明還提出了一種神經(jīng)網(wǎng)絡(luò)，如圖3所示，包括多個相互電連接的所述多柵極神經(jīng)元晶體管a-d和分壓電阻。由于分壓電阻的存在，輸出信號為源電極讀取的電壓信號。在前一級多柵極神經(jīng)元晶體管a-c的輸入柵極上輸入電壓脈沖信號。此時，各多柵極神經(jīng)元晶體管a-c的輸出電壓為各自輸入柵極上輸入的電壓脈沖信號加權(quán)計算的結(jié)果。各多柵極神經(jīng)元晶體管a-c的輸出電壓脈沖信號傳遞到下一級多柵極神經(jīng)元晶體管d的輸入柵極上，然后進行類似的加權(quán)計算。

上述過程模擬了神經(jīng)網(wǎng)絡(luò)的興奮傳遞過程。神經(jīng)元通過樹突結(jié)構(gòu)接收多個神經(jīng)元傳遞來的信號，并將信號加權(quán)求和后再傳遞到下一個神經(jīng)元。

以上實施例僅為說明本發(fā)明的技術(shù)思想，不能以此限定本發(fā)明的保護范圍，凡是按照本發(fā)明提出的技術(shù)思想，在技術(shù)方案基礎(chǔ)上所做的任何改動，均落入本發(fā)明保護范圍之內(nèi)。