本發(fā)明涉及一種mosfet結構，特別是涉及一種改善射頻開關特性的mosfet結構。

背景技術：

品質因子fom(figureofmerit)用于評價場效應管mosfet的開關性能或工藝能力，它是插損(insertionloss)和隔離度(isolation)的折中，插損用導通電阻ron表征，隔離度取決于關斷電容coff，對n型mosfet，如圖1所示，定義當柵極電壓vg＝+vdd時漏源電阻為導通電阻ron，定義當柵極電壓vg＝-vdd時漏源間電容為關斷電容coff。一般來說，品質因子(figureofmerit,fom)越低越好，金屬(metal)的寄生電阻和金屬間的寄生電容會影響導通電阻ron和關斷電容coff。

現(xiàn)有mosfet結構如圖2及圖3所示，圖2為俯視圖，圖3為圖2的a-a’剖面圖，柵極g、漏極d和源極s均由多個叉指組成，10為柵極g的多晶硅(poly-si)，20為源極s的金屬，30為漏極d的金屬，每個間隔一個柵極g，通常漏極d和源極s金屬層相同，其引出金屬位于器件的兩側，柵極g為多晶硅(poly-si)。mosfet的柵極g的多晶硅(poly-si)下方為柵極氧化層(gateoxide)40，柵極氧化層(gateoxide)40的下方為硅材料(silicon)，漏極d和源極s的金屬通過通孔(via)連接至摻雜層n+(50)，每個摻雜層n+(50)在水平方向向柵極氧化層(gateoxide)40下方擴展，即柵極氧化層(gateoxide)40下方的硅材料(silicon)寬度略小于柵極氧化層(gateoxide)40的寬度，柵極氧化層(gateoxide)40下方的硅材料(silicon)的下方和摻雜層n+(50)的下方為潛埋氧化層(buriedoxide)70，潛埋氧化層(buriedoxide)70的下方為襯底硅材料(silicon)。漏極d和源極s間的關斷電容coff包含金屬層間的寄生電容，且沿著晶體管寬度方向的金屬連線會導致晶體管的導通電阻變大?，F(xiàn)有mosfet結構的漏極d和源極s的金屬的寄生電阻較大，導致品質因子fom較大，即場效應管mosfet的開關性能或工藝能力較差。

技術實現(xiàn)要素：

為克服上述現(xiàn)有技術存在的不足，本發(fā)明之目的在于提供一種改善射頻開關特性的mosfet結構，以在不增加額外的寄生電容的基礎上減小金屬寄生電阻，改善場效應管mosfet的射頻開關特性。

為達上述及其它目的，本發(fā)明提出一種改善射頻開關特性的mosfet結構，在不改變mosfet的soi結構前提下，在漏極(d)和源極(s)的金屬上再分層疊加放置長度遞減的金屬。

進一步地，所述源極(s)20的金屬的引出部分放置于金屬metall，深入器件區(qū)一定距離dl，在金屬metall的上面疊加金屬metalm，深入器件區(qū)一定距離dm，在金屬metalm的上面疊加金屬metaln，深入器件區(qū)一定距離dn，所述源極(s)重疊的不同層間用通孔進行連接。

進一步地，所述源極(s)20的金屬的引出部分放置于金屬metall，深入器件區(qū)3/4器件寬度w。

進一步地，在金屬metall的上面疊加金屬metalm，深入器件區(qū)2/4器件寬度w。

進一步地，在金屬metalm的上面疊加金屬metaln，深入器件區(qū)1/4器件寬度w。

進一步地，所述漏極(d)的金屬的引出部分放置于金屬metall，深入器件區(qū)一定距離dl；然后在金屬metall的上面疊加金屬metalm，深入器件區(qū)一定距離dm；之后在金屬metalm的上面疊加金屬metaln，深入器件區(qū)一定距離dn，所述漏極(d)重疊的不同層間用通孔進行連接。

進一步地，所述漏極(d)的金屬的引出部分放置于金屬metall，深入器件區(qū)3/4器件寬度w；在金屬metall的上面疊加金屬metalm，深入器件區(qū)2/4器件寬度w；在金屬metalm的上面疊加金屬metaln，深入器件區(qū)1/4器件寬度w

進一步地，所述漏極(d)的金屬metalm與源極(s)的金屬metalm在器件寬度方向不能有重疊、所述漏極(d)的金屬metaln與源極(s)的金屬metaln在器件寬度方向不能有重疊。

進一步地，所述漏極(d)的金屬metaln與源極(s)的金屬metalm/n在器件寬度方向長度可以不一致，同時疊加的金屬也可以不同，通常做成對稱的形式。

進一步地，金屬層metaln與金屬層metalm可以對齊或金屬層metaln比金屬層metalm有縮進。

與現(xiàn)有技術相比，本發(fā)明一種改善射頻開關特性的mosfet結構在不改變mosfet的soi結構前提下，通過將源極(s)20的金屬和漏極(d)30的不同層的金屬逐層遞減，可以減小漏極d和源極s的金屬產(chǎn)生的寄生電阻，改善mosfet射頻開關的特性。

附圖說明

圖1為現(xiàn)有技術中評價mosfet品質因子(fom)的參數(shù)示意圖；

圖2為現(xiàn)有技術mosfet結構俯視圖；

圖3為現(xiàn)有技術mosfet的a－a’剖面示意圖；

圖4為本發(fā)明一種改善射頻開關特性的mosfet結構俯視圖。

具體實施方式

以下通過特定的具體實例并結合附圖說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同的具體實例加以施行或應用，本說明書中的各項細節(jié)亦可基于不同觀點與應用，在不背離本發(fā)明的精神下進行各種修飾與變更。

圖4為本發(fā)明一種改善射頻開關特性的mosfet結構的俯視結構示意圖。如圖4所示，本發(fā)明一種改善射頻開關特性的mosfet結構，包括柵極(g)10的多晶硅(poly-si)、源極(s)20的金屬metall/m/n201/202/203以及漏極(d)30的金屬metall/m/n301/302/303，源極(s)20的金屬和漏極(d)30的不同層的金屬逐層遞減用于在不增加額外寄生電容的情況下減小由于金屬引起的寄生電阻。

在不改變mosfet的soi(silicon-on-insulator，絕緣襯底上的硅)結構前提下，在現(xiàn)有技術的漏極d和源極s的金屬上再分層疊加放置長度遞減的金屬，可以減小漏極d和源極s的金屬產(chǎn)生的寄生電阻。如圖4所示，柵極(g)10的多晶硅(poly-si)放置于某一層；源極(s)20的金屬的引出部分放置于金屬metall，深入器件區(qū)一定距離dl(如3/4器件寬度w)，然后在金屬metall的上面疊加金屬metalm，再深入器件一定距離dm(如2/4器件寬度w)，之后在金屬metalm的上面疊加金屬metaln，深入器件一定距離dn(如1/4器件寬度w)；漏極(d)30的金屬的引出部分放置于金屬metall，深入器件區(qū)一定距離dl(如3/4器件寬度w)，然后在金屬metall的上面疊加金屬metalm，再深入器件一定距離dm(如2/4器件寬度w)，之后在金屬metalm的上面疊加金屬metaln，深入器件一定距離dn(如1/4器件寬度w)。漏極(d)30和源極(s)20重疊的不同層間用通孔via(未示出)進行連接，在此需說明的是，圖4為了方便看清各層重疊情況，漏極(d)30和源極(s)20的不同層的金屬的寬度是遞減的，實際上是等寬的。同時，漏極(d)30和源極(s)20疊加的金屬應避免側面正對以免增加額外的寄生電容，即漏極(d)30的金屬metalm應與源極(s)20的金屬metalm在器件寬度方向不能有重疊、漏極(d)30的金屬metaln應與源極(s)20的金屬metaln在器件寬度方向不能有重疊。

圖4所示漏極(d)30的金屬metaln應與源極(s)20的金屬metalm/n在器件寬度方向長度可以不一致，同時疊加的金屬也可以不同，如多一些層或少一層，但通常做成對稱的形式，過多的金屬層也不利于加工制造。

另外請注意，金屬層3(對應metaln)與金屬層2(對應metalm)可以對齊，但不以此為限，圖示是表示的金屬層3比金屬層2有縮進。

綜上所述，本發(fā)明一種改善射頻開關特性的mosfet結構在不改變mosfet的soi結構前提下，通過將源極(s)20的金屬和漏極(d)30的不同層的金屬逐層遞減，可以減小漏極d和源極s的金屬產(chǎn)生的寄生電阻，改善mosfet射頻開關的特性。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與改變。因此，本發(fā)明的權利保護范圍，應如權利要求書所列。