本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種碳化硅trenchmos器件及其制作方法。

背景技術(shù)：

在全球溫室效應(yīng)漸嚴(yán)重、節(jié)能減排呼聲愈發(fā)高漲的今天，小到家用電器、電動(dòng)汽車，大到工業(yè)生產(chǎn)、機(jī)車牽引中的電能變換問題顯得尤為重要，為提高電能使用效率，電力電子領(lǐng)域的科研人員對(duì)電力系統(tǒng)的優(yōu)化和改善迫在眉睫。

功率器件是現(xiàn)代電力系統(tǒng)的核心。由于傳統(tǒng)的硅基功率器件的性能已經(jīng)十分接近硅材料極限，很難使其性能實(shí)現(xiàn)大幅度提升。為了滿足更廣闊的電力電子系統(tǒng)的應(yīng)用需求，亟需代替?zhèn)鹘y(tǒng)硅材料的新的材料。

寬禁帶半導(dǎo)體材料具有比硅材料更佳吸引人的優(yōu)異性能。因此，例如：以碳化硅(sic)和氮化鎵(gan)為代表的寬禁帶半導(dǎo)體材料成為功率器件技術(shù)領(lǐng)域的新寵。與傳統(tǒng)硅材料相比，碳化硅材料具有較大的禁帶寬度、高熱導(dǎo)率、高電子飽和漂移速度及高臨界擊穿電場(chǎng)，使得其在高溫高壓、強(qiáng)輻射以及大功率應(yīng)用領(lǐng)域具有非常廣闊的應(yīng)用前景。此外，相比于其它寬禁帶半導(dǎo)體材料，碳化硅材料在熱氧化條件下生成sio2和co2。而在高溫下co2是氣體，故反應(yīng)過程中c元素是通過氣體的形式析出，因而碳化硅材料熱氧化能獲得高質(zhì)量的sio2。從器件發(fā)展歷史來看，sio2質(zhì)量的優(yōu)劣對(duì)場(chǎng)效應(yīng)晶體管的決定性意義是不言而喻的。

現(xiàn)有技術(shù)中，碳化硅trenchmos器件憑借其高熱導(dǎo)率、高臨界擊穿電場(chǎng)、抗輻射性能極佳以及高電子飽和速度等特點(diǎn)，在逆變電路、斬波電路等電路中得到了廣泛的應(yīng)用。碳化硅trenchmos器件在傳統(tǒng)逆變電路、斬波電路等電路應(yīng)用中一般需要與一個(gè)反并聯(lián)二極管共同發(fā)揮作用，通常有以下兩種方式：其一為：直接使用器件pbase區(qū)與n-外延層及n+襯底形成的碳化硅寄生pin二極管；所形成碳化硅pn結(jié)具有約為3v的結(jié)壓降，若直接利用該pin二極管，則將導(dǎo)致較大的正向?qū)▔航?、功率損耗以及較低的電路應(yīng)用效率，這不僅導(dǎo)致了器件發(fā)熱引發(fā)的可靠性問題，同時(shí)對(duì)于能源資源的浪費(fèi)也應(yīng)被引起重視；其二是在器件外部反并聯(lián)一個(gè)快恢復(fù)二極管(frd)使用，然而該方法引起系統(tǒng)成本的上升、體積的增大以及金屬連線增加后可靠性降低等問題，使得碳化硅trenchmos器件在傳統(tǒng)逆變電路、斬波電路等應(yīng)用中的推廣受到了一定的阻礙。

綜上所述，如何實(shí)現(xiàn)碳化硅trenchmos器件在逆變電路、斬波電路等電路中廣泛應(yīng)用，并解決現(xiàn)有應(yīng)用所存在的功率損耗高、工作效率低，系統(tǒng)成本高等問題，成為了本領(lǐng)域技術(shù)人員亟需解決的問題。

技術(shù)實(shí)現(xiàn)要素：

為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種能夠廣泛應(yīng)用于逆變電路、斬波電路等電路中的碳化硅trenchmos器件。本發(fā)明通過在外延層內(nèi)部增設(shè)凸型多晶硅區(qū)，并在凸型多晶硅區(qū)的凹槽內(nèi)設(shè)置兩個(gè)獨(dú)立的溝槽柵，進(jìn)而使得多晶硅層與外延層形成si/sic異質(zhì)結(jié)；運(yùn)用本發(fā)明碳化硅trenchmos器件于上述電路中能夠克服現(xiàn)有技術(shù)所存在的功率損耗高、工作效率低、生產(chǎn)成本高等問題。

為實(shí)現(xiàn)上述目的，一方面，本發(fā)明公開了一種碳化硅trenchmos器件的技術(shù)方案，具體技術(shù)方案如下：

技術(shù)方案1：

一種碳化硅trenchmos器件，其元胞結(jié)構(gòu)如圖2所示包括：自下而上依次設(shè)置的金屬漏電極7、n⁺襯底6及n^-外延層5；所述n^-外延層5上層一端具有第一pbase區(qū)4，所述n^-外延層5上層另一端具有第二pbase區(qū)41；所述第一pbase區(qū)4中具有相互獨(dú)立的第一n⁺源區(qū)3和第一p⁺接觸區(qū)2；所述第二pbase區(qū)41中具有相互獨(dú)立的第二n⁺源區(qū)31和第二p⁺接觸區(qū)21；所述第一p⁺接觸區(qū)2和第一n⁺源區(qū)3的上表面具有第一金屬源電極1；所述第二p⁺接觸區(qū)21和第二n⁺源區(qū)31的上表面具有第二金屬源電極1a；其特征在于：在兩個(gè)pbase區(qū)4、41中間位置下方的n^-外延層5內(nèi)具有呈凸型的p型多晶硅區(qū)11，所述p型多晶硅區(qū)11深度分別大于第一pbase區(qū)4或者第二pbase區(qū)41的深度，p型多晶硅區(qū)11分別通過金屬電極12與兩個(gè)金屬源極1、1a連接；所述p型多晶硅區(qū)11兩個(gè)凹槽內(nèi)還分別具有第一trench柵結(jié)構(gòu)和第二trench柵結(jié)構(gòu)；所述第一trench柵結(jié)構(gòu)包括第一柵介質(zhì)層10、設(shè)于第一柵介質(zhì)層10內(nèi)部的第一多晶硅柵9以及設(shè)于部分第一多晶硅柵9上表面的第一金屬柵極8；所述第二trench柵結(jié)構(gòu)包括第二柵介質(zhì)層101、設(shè)于第二柵介質(zhì)層101內(nèi)部的第二多晶硅柵91以及設(shè)于部分第二多晶硅柵91上表面的第二金屬柵極81；各金屬接觸通過介質(zhì)相互隔離形成左右對(duì)稱的元胞結(jié)構(gòu)。

技術(shù)方案2：

一種碳化硅trenchmos器件，其元胞結(jié)構(gòu)如圖3和圖5所示包括：自下而上依次設(shè)置的金屬漏電極7、n⁺襯底6及n^-外延層5；所述n^-外延層5上層一端具有第一pbase區(qū)4，所述n^-外延層5上層另一端具有第二pbase區(qū)41；所述第一pbase區(qū)4中具有相互獨(dú)立的第一n⁺源區(qū)3和第一p⁺接觸區(qū)2；所述第二pbase區(qū)41中具有相互獨(dú)立的第二n⁺源區(qū)31和第二p⁺接觸區(qū)21；所述第一p⁺接觸區(qū)2和第一n⁺源區(qū)3的上表面具有第一金屬源電極1；所述第二p⁺接觸區(qū)21和第二n⁺源區(qū)31的上表面具有第二金屬源電極1a；其特征在于：在兩個(gè)pbase區(qū)4、41中間位置下方的n^-外延層5內(nèi)具有呈凸型的p型多晶硅區(qū)11，所述p型多晶硅區(qū)11深度分別大于第一pbase區(qū)4或者第二pbase區(qū)41的深度，p型多晶硅區(qū)11分別通過金屬電極12與兩個(gè)金屬源極1、1a連接；所述p型多晶硅區(qū)11的下方設(shè)有與之相接觸的p+碳化硅區(qū)13或者介質(zhì)層14；所述p型多晶硅區(qū)11兩個(gè)凹槽內(nèi)還分別具有第一trench柵結(jié)構(gòu)和第二trench柵結(jié)構(gòu)；所述第一trench柵結(jié)構(gòu)包括第一柵介質(zhì)層10、設(shè)于第一柵介質(zhì)層10內(nèi)部的第一多晶硅柵9以及設(shè)于部分第一多晶硅柵9上表面的第一金屬柵極8；所述第二trench柵結(jié)構(gòu)包括第二柵介質(zhì)層101、設(shè)于第二柵介質(zhì)層101內(nèi)部的第二多晶硅柵91以及設(shè)于部分第二多晶硅柵91上表面的第二金屬柵極81；各金屬接觸通過介質(zhì)相互隔離形成左右對(duì)稱的元胞結(jié)構(gòu)。

進(jìn)一步地，本技術(shù)方案中p+碳化硅區(qū)13或者介質(zhì)層14的寬度與p型多晶硅區(qū)11的寬度相同。

進(jìn)一步地，本技術(shù)方案中p+碳化硅區(qū)13的寬度大于p型多晶硅區(qū)11的寬度。

進(jìn)一步地，本技術(shù)方案中器件表面具有連續(xù)或者不連續(xù)的溝槽，使得元胞排列為條形排列、方形排列、品字型排列、六角形排列或者原子晶格排列，進(jìn)而改變p多晶硅區(qū)11的淀積密度。

技術(shù)方案3：

一種碳化硅trenchmos器件的制作方法，其特征在于，包括以下步驟：

第一步：采用外延工藝，在碳化硅n⁺襯底6上表面制作n^-外延層5，如圖8所示；

第二步：采用離子注入工藝，在n^-外延層5上方注入p型半導(dǎo)體雜質(zhì)形成pbase區(qū)，如圖9所示；

第三步：采用光刻和離子注入工藝，在第二步制得的pbase區(qū)上層兩端注入p型半導(dǎo)體雜質(zhì)，分別形成第一p⁺接觸區(qū)2和第二p⁺接觸區(qū)21，如圖10所示；

第四步：采用光刻和離子注入工藝，在兩個(gè)p⁺接觸區(qū)2、21之間的pbase區(qū)上層注入n型半導(dǎo)體雜質(zhì)，形成n⁺源區(qū)，通過高溫退火激活上述注入的雜質(zhì)，如圖11所示；

第五步：采用刻蝕工藝，在n^-外延層上方中間位置刻蝕出溝槽，進(jìn)而得到左右對(duì)稱的第一pbase區(qū)4和第二pbase區(qū)41以及左右對(duì)稱的第一n⁺源區(qū)3和第二n⁺源區(qū)31；所述溝槽區(qū)在n^-外延層5內(nèi)部的深度大于pbase區(qū)在n^-外延層5內(nèi)部的深度；如圖12所示；

第六步：采用淀積和刻蝕工藝，在器件表面淀積一層p⁺多晶硅，刻蝕去除多余p⁺多晶硅，形成呈“凸”狀的p型多晶硅區(qū)11，如圖13所示；

第七步：采用熱氧化或者淀積和刻蝕工藝，在p⁺多晶硅區(qū)11兩凹槽的底面及側(cè)壁熱氧化或者淀積生成一層?xùn)沤橘|(zhì)材料，刻蝕去除多余柵介質(zhì)材料，制得第一柵介質(zhì)層10和第二柵介質(zhì)層101，如圖14所示；

第八步：采用淀積和刻蝕工藝，在器件表面淀積一層p型多晶硅，刻蝕去除多余p型多晶硅材料，分別在第一柵介質(zhì)層10和第二柵介質(zhì)層101表面形成第一多晶硅柵9和第二多晶硅柵91，如圖15所示；

第九步：采用淀積和刻蝕工藝，在器件表面淀積一層金屬層，刻蝕完成后，在第一p⁺接觸區(qū)和第一n⁺源區(qū)表面形成第一源極電極1，在第二p⁺接觸區(qū)和第二n⁺源區(qū)表面形成第二源極電極1a；在部分第一多晶硅柵9上表面形成第一金屬柵極8，在部分第二多晶硅柵91上表面形成第二金屬柵極81；在部分p型多晶硅區(qū)11上表面形成金屬電極12；減薄器件背部后，通過淀積一層金屬形成漏極電極7，如圖16所示，最終制得碳化硅trenchmos器件。

進(jìn)一步地，本技術(shù)方案還包括采用不同掩膜板刻蝕器件表面，形成連續(xù)或者不連續(xù)分布的p型多晶硅區(qū)11排列；如方形排列，品字型排列、六角形排列，或原子晶格排列等各種排列方式。

技術(shù)方案4：

一種碳化硅trenchmos器件的制作方法，其特征在于，包括以下步驟：

第一步：采用外延工藝，在碳化硅n⁺襯底6上表面制作n^-外延層5；

第二步：采用離子注入工藝，在n^-外延層5上方注入p型半導(dǎo)體雜質(zhì)形成pbase區(qū)；

第三步：采用光刻和離子注入工藝，在第二步制得的pbase區(qū)上層兩端注入p型半導(dǎo)體雜質(zhì)，分別形成第一p⁺接觸區(qū)2和第二p⁺接觸區(qū)21；

第四步：采用光刻和離子注入工藝，在兩個(gè)p⁺接觸區(qū)2、21之間的pbase區(qū)上層注入n型半導(dǎo)體雜質(zhì)，形成n⁺源區(qū)；

第五步：采用刻蝕工藝，在n^-外延層上方中間位置刻蝕出溝槽，進(jìn)而得到左右對(duì)稱的第一pbase區(qū)4和第二pbase區(qū)41以及左右對(duì)稱的第一n⁺源區(qū)3和第二n⁺源區(qū)31；所述溝槽在n^-外延層5內(nèi)部的深度大于pbase區(qū)在n^-外延層5內(nèi)部的深度；

第六步：采用離子注入工藝，在溝槽底部進(jìn)行p型雜質(zhì)離子注入，進(jìn)而形成位于溝槽底部下方p⁺碳化硅區(qū)13，通過高溫退火激活上述注入的雜質(zhì)；

第七步：采用淀積和刻蝕工藝，在器件表面淀積一層p⁺多晶硅，刻蝕去除多余p⁺多晶硅，形成呈“凸”狀的p型多晶硅區(qū)11；

第八步：采用熱氧化或者淀積和刻蝕工藝，在p⁺多晶硅區(qū)11兩凹槽的底面及側(cè)壁熱氧化或者淀積生成一層?xùn)沤橘|(zhì)材料，刻蝕去除多余柵介質(zhì)材料，制得第一柵介質(zhì)層10和第二柵介質(zhì)層101；

第九步：采用淀積和刻蝕工藝，在器件表面淀積一層p型多晶硅，刻蝕去除多余p型多晶硅材料，分別在第一柵介質(zhì)層10和第二柵介質(zhì)層101表面形成第一多晶硅柵9和第二多晶硅柵91；

第十步：采用淀積和刻蝕工藝，在器件表面淀積一層金屬層，刻蝕完成后，在第一p⁺接觸區(qū)和第一n⁺源區(qū)表面形成第一源極電極1，在第二p⁺接觸區(qū)和第二n⁺源區(qū)表面形成第二源極電極1a；在部分第一多晶硅柵9上表面形成第一金屬柵極8，在部分第二多晶硅柵91上表面形成第二金屬柵極81；在部分p型多晶硅區(qū)11上表面形成金屬電極12，減薄器件背部后，通過淀積一層金屬形成漏極電極7，最終制得碳化硅trenchmos器件。

進(jìn)一步地，本技術(shù)方案在制作p⁺碳化硅區(qū)13可以通過合適的工藝條件以及合適的摻雜劑，使得p⁺碳化硅區(qū)13的寬度均大于或者等于p型多晶硅區(qū)11的底部寬度。

進(jìn)一步地，本技術(shù)方案還包括采用不同掩膜板刻蝕器件表面，形成連續(xù)或者不連續(xù)分布的p型多晶硅區(qū)11排列；如方形排列，品字型排列、六角形排列，或原子晶格排列等各種排列方式

技術(shù)方案5：

9、一種碳化硅trenchmos器件的制作方法，其特征在于，包括以下步驟：

第一步：采用外延工藝，在碳化硅n⁺襯底6上表面制作n^-外延層5；

第二步：采用刻蝕工藝，在n^-外延層上方中間位置刻蝕出溝槽區(qū)，所述溝槽區(qū)在n^-外延層5內(nèi)部的深度大于pbase區(qū)在n^-外延層5內(nèi)部的深度；

第三步：采用離子注入工藝，在n^-外延層5上層兩端分別注入p型半導(dǎo)體雜質(zhì)形成第一pbase區(qū)4和第二pbase區(qū)41；

第四步：采用光刻和離子注入工藝，在第二步制得的pbase區(qū)上層兩端以及溝槽底部分別注入p型半導(dǎo)體雜質(zhì)，形成第一p⁺接觸區(qū)2、第二p⁺接觸區(qū)21和p⁺碳化硅區(qū)13；

第五步：采用光刻和離子注入工藝，在兩個(gè)p⁺接觸區(qū)2、21之間的第一pbase區(qū)4和第二pbase區(qū)41上層分別注入n型半導(dǎo)體雜質(zhì)，形成與兩個(gè)p⁺接觸區(qū)2、21獨(dú)立的第一n⁺源區(qū)3和第二n⁺源區(qū)31，通過高溫退火激活上述注入的雜質(zhì)；

第六步：采用熱氧化或者淀積和刻蝕工藝，在溝槽底部熱氧化或者淀積生成一層介質(zhì)材料，刻蝕去除多余介質(zhì)材料，制得介質(zhì)層14；

第七步：采用淀積和刻蝕工藝，在器件表面淀積一層p⁺多晶硅，刻蝕去除多余p⁺多晶硅，形成呈“凸”狀的p型多晶硅區(qū)11；

第八步：采用淀積和刻蝕工藝，在p型多晶硅區(qū)11兩個(gè)凹槽的底部及側(cè)壁熱氧化或者淀積

第九步：器件表面淀積一層p型多晶硅材料，刻蝕去除多余p型多晶硅材料，分別形成第一多晶硅柵9和第二多晶硅柵91；

第十步：采用淀積和刻蝕工藝，在器件表面淀積一層金屬層，刻蝕完成后，在第一p⁺接觸區(qū)和第一n⁺源區(qū)表面形成第一源極電極1，在第二p⁺接觸區(qū)和第二n⁺源區(qū)表面形成第二源極電極1a；在部分第一多晶硅柵9上表面形成第一金屬柵極8，在部分第二多晶硅柵91上表面形成第二金屬柵極81；在部分p型多晶硅區(qū)11上表面形成金屬電極12，減薄器件背部后，通過淀積一層金屬形成漏極電極7，最終制得碳化硅trenchmos器件。

進(jìn)一步地，本技術(shù)方案在制作介質(zhì)層14可以通過合適的工藝條件以及合適的摻雜劑，使得介質(zhì)層14的寬度均大于或者等于p型多晶硅區(qū)11的底部寬度。

進(jìn)一步地，本技術(shù)方案還包括采用不同掩膜板刻蝕器件表面，形成連續(xù)或者不連續(xù)的p型多晶硅區(qū)11排列；如方形排列，品字型排列、六角形排列，或原子晶格排列等各種排列方式

技術(shù)方案6：

第一步：采用外延工藝，在碳化硅n⁺襯底6上表面制作n^-外延層5；

第二步：采用離子注入工藝，在n^-外延層5上層兩端分別注入p型半導(dǎo)體雜質(zhì)形成第一pbase區(qū)4和第二pbase區(qū)41；

第三步：采用刻蝕工藝，在n^-外延層上方中間位置刻蝕出溝槽區(qū)，所述溝槽區(qū)在n^-外延層5內(nèi)部的深度大于后續(xù)工藝中形成的pbase區(qū)在n^-外延層5內(nèi)部的深度；

第四步：采用光刻和離子注入工藝，在第二步制得的pbase區(qū)上層兩端以及溝槽底部分別注入p型半導(dǎo)體雜質(zhì)，形成第一p⁺接觸區(qū)2、第二p⁺接觸區(qū)21和p⁺碳化硅區(qū)13；

第五步：采用光刻和離子注入工藝，在兩個(gè)p⁺接觸區(qū)2、21之間的第一pbase區(qū)4和第二pbase區(qū)41上層分別注入n型半導(dǎo)體雜質(zhì)，形成與兩個(gè)p⁺接觸區(qū)2、21獨(dú)立的第一n⁺源區(qū)3和第二n⁺源區(qū)31，通過高溫退火激活上述注入的雜質(zhì)；

第六步：采用淀積和刻蝕工藝，在器件表面淀積一層p⁺多晶硅，刻蝕去除多余p⁺多晶硅，形成呈“凸”狀的p型多晶硅區(qū)11；

第七步：采用熱氧化或者淀積和刻蝕工藝，在p⁺多晶硅區(qū)11兩凹槽的底面及側(cè)壁熱氧化或者淀積生成一層?xùn)沤橘|(zhì)材料，刻蝕去除多余柵介質(zhì)材料，制得第一柵介質(zhì)層10和第二柵介質(zhì)層101；

第八步：采用淀積和刻蝕工藝，在器件表面淀積一層p型多晶硅，刻蝕去除多余p型多晶硅材料，分別在第一柵介質(zhì)層10和第二柵介質(zhì)層101表面形成第一多晶硅柵9和第二多晶硅柵91；

第九步：采用淀積和刻蝕工藝，在器件表面淀積一層金屬層，刻蝕完成后，在第一p⁺接觸區(qū)和第一n⁺源區(qū)表面形成第一源極電極1，在第二p⁺接觸區(qū)和第二n⁺源區(qū)表面形成第二源極電極1a；在部分第一多晶硅柵9上表面形成第一金屬柵極8，在部分第二多晶硅柵91上表面形成第二金屬柵極81；在部分p型多晶硅區(qū)11上表面形成金屬電極12，減薄器件背部后，通過淀積一層金屬形成漏極電極7，最終制得碳化硅trenchmos器件。

進(jìn)一步地，本技術(shù)方案在制作p⁺碳化硅區(qū)13可以通過合適的工藝條件以及合適的摻雜劑，使得p⁺碳化硅區(qū)13的寬度均大于或者等于p型多晶硅區(qū)11的底部寬度。

進(jìn)一步地，本技術(shù)方案還包括采用不同掩膜板刻蝕器件表面，形成連續(xù)或者不連續(xù)的p型多晶硅區(qū)11排列；如方形排列，品字型排列、六角形排列，或原子晶格排列等各種排列方式。

另外，本發(fā)明所提出的技術(shù)方案不僅適用于碳化硅vdmos器件，同時(shí)適用于碳化硅rc-igbt器件，所述rc-igbt器件將所述碳化硅vdmos器件的n⁺襯底9替換為并行排列的p型集電區(qū)17和n型集電區(qū)18；進(jìn)一步的，在n^-外延層8與p型集電區(qū)17和n型集電區(qū)18之間還可具有一層n型場(chǎng)截止(fs)層19。

本發(fā)明的工作原理闡述如下：

鑒于通過外部反并聯(lián)一個(gè)快恢復(fù)二極管(frd)以及直接使用碳化硅trenchmos器件的寄生二極管均存在不足，本發(fā)明通過在外延層內(nèi)部增設(shè)凸型多晶硅區(qū)，并在凸型多晶硅區(qū)的凹槽內(nèi)設(shè)置兩個(gè)獨(dú)立的溝槽柵，進(jìn)而使得多晶硅層與外延層形成si/sic異質(zhì)結(jié)，進(jìn)而在器件內(nèi)部集成了一個(gè)二極管。

當(dāng)器件二極管正向?qū)〞r(shí)，金屬陽(yáng)極(即本發(fā)明器件的源極)加正電壓，由于p型多晶硅與n型碳化硅或者n型多晶硅與p型碳化硅所形成異質(zhì)結(jié)的結(jié)壓降約為1v，而p⁺碳化硅與n型碳化硅外延層所形成碳化硅pn結(jié)的結(jié)壓降約為3v，p型多晶硅與n型外延層形成的pn結(jié)因其較低的導(dǎo)通壓降，先于碳化硅trenchmos器件的寄生碳化硅pin二極管(即pbase區(qū)與n-外延層及n+襯底形成的碳化硅寄生pin二極管)導(dǎo)通；并且，本發(fā)明提出器件結(jié)構(gòu)相對(duì)于寄生碳化硅pin二極管而言具有更大的結(jié)面積，故對(duì)提高器件導(dǎo)通特性具有很大的裨益。同時(shí)，由于p型多晶硅與n型碳化硅所形成異質(zhì)結(jié)的作用，二極管的導(dǎo)電為多子導(dǎo)電，并且具有低的正向?qū)▔航担虼司哂蟹聪蚧謴?fù)時(shí)間短，反向恢復(fù)電荷少的優(yōu)點(diǎn)，具有好的反向恢復(fù)特性和快的開關(guān)速度。

當(dāng)反向耐壓時(shí)，因p型多晶硅與n型碳化硅所形成異質(zhì)結(jié)具有1.5ev左右的勢(shì)壘高度，以及第一pbase區(qū)和第二pbase區(qū)、p+碳化硅區(qū)(或者介質(zhì)層)提供的電場(chǎng)屏蔽作用，使得本發(fā)明提出的器件結(jié)構(gòu)具有與傳統(tǒng)trenchmos相同的電壓阻斷能力和更低的反向漏電。同時(shí)，通過與源極相連的凸型多晶硅區(qū)的電荷屏蔽作用，本發(fā)明器件結(jié)構(gòu)減小了器件的柵-漏電容和柵-漏與柵-源電容的比值，大大提高了器件mos應(yīng)用時(shí)的性能和可靠性。

根據(jù)本領(lǐng)域技術(shù)人員普通知識(shí)可知：本發(fā)明提供的碳化硅trenchmos器件結(jié)構(gòu)中各結(jié)構(gòu)中受主離子和施主離子可以互換，從本發(fā)明技術(shù)手段來講，襯底及外延層可以為n型半導(dǎo)體材料，相應(yīng)地，本發(fā)明增設(shè)的多晶硅層摻雜類型為p型；襯底及外延層也可以為p型半導(dǎo)體材料，相應(yīng)地，本發(fā)明增設(shè)的多晶硅層摻雜類型為n型。此外，根據(jù)異質(zhì)結(jié)物理的知識(shí)可知，通過調(diào)整外延層和多晶硅層的摻雜濃度，襯底及外延層為n型半導(dǎo)體材料時(shí)，多晶硅層摻雜類型也可以為n型，襯底及外延層為p型半導(dǎo)體材料時(shí)，多晶硅層摻雜類型也可以為p型。

本發(fā)明的有益效果是：

本發(fā)明提供在碳化硅trenchmos器件的外延層內(nèi)部增設(shè)凸型多晶硅區(qū)，并在凸型多晶硅區(qū)的凹槽內(nèi)設(shè)置兩個(gè)獨(dú)立的溝槽柵，使得多晶硅層與外延層形成si/sic異質(zhì)結(jié)，這一技術(shù)手段能夠?qū)τ谔嵘骷阅芫哂酗@著效果：

(1)本發(fā)明提出的一種碳化硅trenchmos器件，相比直接使用trenchmos寄生碳化硅二極管，通過在器件內(nèi)集成二極管的技術(shù)手段降低了正向?qū)▔航担适蛊湓谀孀冸娐?、斬波電路等電能變換應(yīng)用中更易實(shí)現(xiàn)正向?qū)?，且具有較低功率損耗以及較高的工作效率；本發(fā)明提出器件結(jié)構(gòu)的導(dǎo)電模式在二極管應(yīng)用時(shí)，從碳化硅寄生二極管的雙極導(dǎo)電(電導(dǎo)調(diào)制)轉(zhuǎn)變?yōu)閱螛O導(dǎo)電本發(fā)明形成異質(zhì)結(jié)二極管正向?qū)〞r(shí)僅為電子導(dǎo)電，無空穴的注入)，因而相對(duì)于雙極導(dǎo)電的寄生碳化硅二極管而言，其具有反向恢復(fù)時(shí)間短，反向恢復(fù)電荷少的特點(diǎn)以及較快的開關(guān)速度。

(2)本發(fā)明提出的一種碳化硅trenchmos器件，相比在器件外部反并聯(lián)一個(gè)快恢復(fù)二極管(frd)的應(yīng)用方式，直接在器件內(nèi)部集成一個(gè)二極管使用，降低了器件使用數(shù)目，減少了器件之間的連線，具有生產(chǎn)成本低、器件可靠性高以及系統(tǒng)體積小的優(yōu)勢(shì)。

(3)本發(fā)明提出的一種碳化硅trenchmos器件，在反向耐壓時(shí)由于本發(fā)明形成異質(zhì)結(jié)具有1.5ev左右的電子勢(shì)壘高度，使得器件在很大的一個(gè)溫度區(qū)間內(nèi)，性能受到影響不大，故而本發(fā)明具有溫度穩(wěn)定性高的特點(diǎn)。

(4)本發(fā)明提出的一種碳化硅trenchmos器件，p⁺碳化硅區(qū)或介質(zhì)層的引入能夠調(diào)節(jié)了p型多晶硅區(qū)及溝槽柵附近的電場(chǎng)，從而使本發(fā)明器件結(jié)構(gòu)具有比傳統(tǒng)碳化硅trenchmos器件更優(yōu)的高阻斷電壓能力。

附圖說明

圖1是傳統(tǒng)碳化硅trenchmos器件元胞結(jié)構(gòu)示意圖；

圖2是本發(fā)明提供的一種碳化硅trenchmos器件基本元胞結(jié)構(gòu)示意圖；

圖3是本發(fā)明提供的一種碳化硅trenchmos器件第一衍生結(jié)構(gòu)的元胞結(jié)構(gòu)示意圖；

圖4是本發(fā)明提供的一種碳化硅trenchmos器件第二衍生結(jié)構(gòu)的元胞結(jié)構(gòu)示意圖；

圖5是本發(fā)明提供的一種碳化硅trenchmos器件第三衍生結(jié)構(gòu)的元胞結(jié)構(gòu)示意圖；

圖6是本發(fā)明提供的一種碳化硅trenchmos器件基本元胞結(jié)構(gòu)俯視示意圖；

圖7是本發(fā)明提供的一種碳化硅trenchmos器件第四衍生結(jié)構(gòu)的元胞結(jié)構(gòu)俯視示意圖；

圖8是本發(fā)明提供的一種碳化硅trenchmos器件制作方法在碳化硅n⁺襯底上形成n^-碳化硅外延層后形成的結(jié)構(gòu)示意圖；

圖9是本發(fā)明提供的一種碳化硅trenchmos器件制作方法在碳化硅n^-外延層上通過光刻和離子注入形成pbase區(qū)后形成的結(jié)構(gòu)示意圖；

圖10是本發(fā)明提供的一種碳化硅trenchmos器件制作方法在pbase區(qū)中通過光刻和離子注入形成p⁺接觸區(qū)后形成的結(jié)構(gòu)示意圖；

圖11是本發(fā)明提供的一種碳化硅trenchmos器件制作方法在pbase區(qū)中通過光刻和離子注入形成n⁺源區(qū)后形成的結(jié)構(gòu)示意圖；

圖12是本發(fā)明提供的一種碳化硅trenchmos器件制作方法在器件表面刻蝕碳化硅形成溝槽后形成的結(jié)構(gòu)示意圖；

圖13是本發(fā)明提供的一種碳化硅trenchmos器件制作方法通過淀積工藝和刻蝕工藝形成p型多晶硅區(qū)后形成的結(jié)構(gòu)示意圖；

圖14是本發(fā)明提供的一種碳化硅trenchmos器件制作方法通過熱氧化生長(zhǎng)方式形成柵氧后形成的結(jié)構(gòu)示意圖；

圖15是本發(fā)明提供的一種碳化硅trenchmos器件制作方法通過淀積和刻蝕工藝形成多晶硅柵后形成的結(jié)構(gòu)示意圖；

圖16是本發(fā)明提供的一種碳化硅trenchmos器件制作方法通過淀積和刻蝕金屬形成各金屬接觸后形成的結(jié)構(gòu)示意圖。

圖中：1為第一金屬源極，1a為第二金屬源極，2為第一p⁺接觸區(qū)，21為第二p⁺接觸區(qū)，3為第一n⁺源區(qū)，31為第二n⁺源區(qū)，4為第一pbase區(qū)，41為第二pbase區(qū)，5為n^-外延層，6為n⁺襯底，7為金屬漏極，8為第一金屬柵極，81為第二金屬柵極，9為第一多晶硅柵，91為第二多晶硅柵，10為第一柵介質(zhì)層，101為第二柵介質(zhì)層，11為p型多晶硅區(qū)，12為金屬電極，13為p⁺碳化硅區(qū)，14為介質(zhì)層。

具體實(shí)施方式

以下結(jié)合附圖，以一種650v的碳化硅trenchmos器件的結(jié)構(gòu)及其制作方法為例，詳細(xì)描述本發(fā)明的技術(shù)方案。本實(shí)施例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。

實(shí)施例1：

一種碳化硅trenchmos器件，其元胞結(jié)構(gòu)如圖2所示包括：自下而上依次設(shè)置的金屬漏電極7、n⁺襯底6及n^-外延層5；所述n^-外延層5上層一端具有第一pbase區(qū)4，所述n^-外延層5上層另一端具有第二pbase區(qū)41；所述第一pbase區(qū)4中具有相互獨(dú)立的第一n⁺源區(qū)3和第一p⁺接觸區(qū)2；所述第二pbase區(qū)41中具有相互獨(dú)立的第二n⁺源區(qū)31和第二p⁺接觸區(qū)21；所述第一p⁺接觸區(qū)2和第一n⁺源區(qū)3的上表面具有第一金屬源電極1；所述第二p⁺接觸區(qū)21和第二n⁺源區(qū)31的上表面具有第二金屬源電極1a；其特征在于：在兩個(gè)pbase區(qū)4、41中間位置下方的n^-外延層5內(nèi)具有呈凸型的p型多晶硅區(qū)11，所述p型多晶硅區(qū)11深度分別大于第一pbase區(qū)4或者第二pbase區(qū)41的深度，p型多晶硅區(qū)11分別通過金屬電極12與兩個(gè)金屬源極1、1a連接；所述p型多晶硅區(qū)11兩個(gè)凹槽內(nèi)還分別具有第一trench柵結(jié)構(gòu)和第二trench柵結(jié)構(gòu)；所述第一trench柵結(jié)構(gòu)包括第一柵介質(zhì)層10、設(shè)于第一柵介質(zhì)層10內(nèi)部的第一多晶硅柵9以及設(shè)于部分第一多晶硅柵9上表面的第一金屬柵極8；所述第二trench柵結(jié)構(gòu)包括第二柵介質(zhì)層101、設(shè)于第二柵介質(zhì)層101內(nèi)部的第二多晶硅柵91以及設(shè)于部分第二多晶硅柵91上表面的第二金屬柵極81；各金屬接觸通過介質(zhì)相互隔離形成左右對(duì)稱的元胞結(jié)構(gòu)。

本實(shí)施例中：金屬漏電極7、金屬源電極1、1a以及金屬柵極8的厚度均為0.5～6μm；n⁺襯底6的摻雜濃度為2×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為50～210μm；n^-外延層5的摻雜濃度為1×10¹⁴cm^-3～2×10¹⁶cm^-3，厚度為5～18μm；pbase區(qū)深度為1～1.5μm，摻雜濃度為2×e¹⁶～2×e¹⁷cm^-3；p⁺接觸區(qū)深度為0.2～0.5μm，摻雜濃度為5×e¹⁸～1×e²⁰cm^-3；n⁺源區(qū)深度為0.2～0.5μm，摻雜濃度為3×e¹⁸～8×e¹⁹cm^-3；p型多晶硅區(qū)11的摻雜濃度為3×10¹⁸cm^-3～1×10²⁰cm^-3，厚度為0.5～1μm，寬度為0.4～2μm，寬度為0.1～0.4μm；柵介質(zhì)層10、101的厚度均為50～110nm；多晶硅柵9、91的厚度均為1.5～2.3μm，寬度為0.4～2μm。

實(shí)施例2：

本實(shí)施在實(shí)施例1的基礎(chǔ)上，在p型多晶硅區(qū)11下方位置還設(shè)有與之相接觸的p+碳化硅區(qū)13；所述p+碳化硅區(qū)13的寬度與p型多晶硅區(qū)11的寬度相同。

本實(shí)施例增設(shè)的p+碳化硅區(qū)13能夠?qū)+多晶硅區(qū)11和mos溝槽柵起到電場(chǎng)屏蔽作用，進(jìn)而提高了器件耐壓，并且對(duì)抑制反向漏電流具有一定的作用。

實(shí)施例3：

本實(shí)施在實(shí)施例1的基礎(chǔ)上，在p型多晶硅區(qū)11下方位置還設(shè)有與之相接觸的p⁺碳化硅區(qū)13；所述p⁺碳化硅區(qū)13的寬度大于p型多晶硅區(qū)11的寬度，所述p⁺碳化硅區(qū)13的寬度范圍為1.0～2.6μm。

本實(shí)施例將p⁺碳化硅區(qū)13橫向尺寸(即寬度)做大，相比實(shí)施例2具有能夠?qū)+多晶硅區(qū)11和mos溝槽柵起到更強(qiáng)的電場(chǎng)屏蔽作用，進(jìn)一步提高了器件耐壓，同時(shí)也進(jìn)一步抑制了反向漏電流。

實(shí)施例4：

本實(shí)施在實(shí)施例1的基礎(chǔ)上，在p型多晶硅區(qū)11下方位置還設(shè)有與之相接觸的介質(zhì)層14；本實(shí)施采用氧化層。

本實(shí)施例中介質(zhì)層的作用與實(shí)施例2中p⁺碳化硅區(qū)13作用相同，能夠?qū)+多晶硅區(qū)11和mos溝槽柵起到電場(chǎng)屏蔽作用，進(jìn)而提高了器件耐壓，并且對(duì)抑制反向漏電流具有一定的作用。

實(shí)施例5：

本實(shí)施除了p型多晶硅區(qū)11在器件表面呈方形排列以外，其余結(jié)構(gòu)均與實(shí)施例1相同。

實(shí)施例6：

本實(shí)施除了p型多晶硅區(qū)11在器件表面呈品字型排列以外，其余結(jié)構(gòu)均與實(shí)施例1相同。

實(shí)施例7：

本實(shí)施除了p型多晶硅區(qū)11在器件表面呈六角型排列以外，其余結(jié)構(gòu)均與實(shí)施例1相同。

實(shí)施例8：

本實(shí)施除了p型多晶硅區(qū)11在器件表面呈原子晶格排列以外，其余結(jié)構(gòu)均與實(shí)施例1相同。

實(shí)施例5至8的結(jié)構(gòu)改進(jìn)有助于增加溝槽側(cè)壁與多晶硅形成si/sic異質(zhì)結(jié)的結(jié)面積，結(jié)面積的提高有助于改善正向?qū)ㄌ匦浴?/p>

實(shí)施例9：

一種碳化硅trenchmos器件的制作方法，包括以下步驟：

第一步：采用外延工藝，在摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為50～210μm的碳化硅n⁺襯底6的硅面制作摻雜濃度為1×10¹⁴cm^-3～2×10¹⁶cm^-3，厚度為10～18μm的n^-外延層5，如圖8所示；本實(shí)施在碳化硅襯底硅面上形成的外延層具有缺陷密度低的優(yōu)勢(shì)，相比于在碳化硅襯底碳面形成中等摻雜濃度外延層更加容易，同時(shí)，高摻雜的襯底，與金屬接觸時(shí)形成良好的歐姆接觸；

第二步：采用離子注入工藝，350℃～600℃，在n^-外延層5上層注入硼離子或者鋁離子，形成深度為1～1.5μm，摻雜濃度為3×e¹⁶～2×e¹⁷cm^-3的pbase區(qū)，如圖9所示；由于在sic工藝中，需要采用高溫離子注入和高溫激活退火，使得這步工藝非常困難，故此步驟也可通過相對(duì)容易的外延工藝形成；

第三步：采用光刻和離子注入工藝，在400℃～600℃下，在pbase區(qū)上層兩側(cè)注入p型半導(dǎo)體雜質(zhì)形成深度約為0.2μm～0.5μm，摻雜濃度約為5×e¹⁸～1×e²⁰cm^-3的p⁺接觸區(qū)2、21，如圖10所示；p⁺接觸區(qū)制作的主要目在于：其與源極金屬形成歐姆接觸，同時(shí)短接pbase區(qū)與n⁺源區(qū)，可避免寄生bjt帶來的不利影響；

第四步：采用光刻和離子注入工藝，在400℃～600℃下，在pbase區(qū)上層注入n型半導(dǎo)體雜質(zhì)形成深度約為0.2μm～0.5μm，摻雜濃度為3×e¹⁸～8×e¹⁹cm^-3的n+源區(qū)3、31，如圖11所示；此步驟也可以通過外延方式，進(jìn)而獲得更佳的材料特性；

第五步：采用刻蝕工藝，在n^-外延層上方刻蝕出溝槽區(qū)，刻蝕所得溝槽區(qū)的深度約為1.5μm～2.4μm，如圖12所示；

第六步：采用淀積和刻蝕工藝，在器件表面淀積一層p型多晶硅材料層，經(jīng)刻蝕形成呈凸型p型多晶硅區(qū)11，凸型狀p型多晶硅區(qū)11的總厚度為1.5μm～2.3μm，臺(tái)階的高度為1.5～2μm，如圖13所示；

第七步：采用熱氧化或者淀積和刻蝕工藝，在p型多晶硅區(qū)11兩個(gè)凹槽表面及凹槽側(cè)壁分別生成一層厚度約為50～110nm的柵介質(zhì)層10、101，刻蝕去除多余柵介質(zhì)層，如圖14所示；

第八步：采用淀積和刻蝕工藝，在器件表面淀積一層厚度約為1.5～2.3μm的p型多晶硅，刻蝕去除多余p型多晶硅，分別在兩個(gè)凹槽內(nèi)形成第一多晶硅柵9和第二多晶硅柵91，如圖15所示；

第九步：采用淀積和刻蝕工藝，在器件表面淀積一層金屬層，經(jīng)刻蝕后形成厚度為0.5～6μm的源極電極1、1a、金屬柵極8及金屬電極12；減薄器件背部后，通過淀積一層金屬形成厚度為0.4～2μm的漏極電極7，本實(shí)施例所用金屬層為ni/ti/al等金屬體系，上述金屬體系能夠與碳化硅材料形成良好的歐姆接觸，最終制得碳化硅trenchmos器件，如圖16所示。

實(shí)施例10：

一種碳化硅trenchmos器件的制作方法，包括以下步驟：

第一步：采用外延工藝，在摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為50～210μm的碳化硅n⁺襯底6的硅面制作摻雜濃度為1×10¹⁴cm^-3～2×10¹⁶cm^-3，厚度為10～18μm的n^-外延層5；本實(shí)施在碳化硅襯底硅面上形成的外延層具有缺陷密度低的優(yōu)勢(shì)，相比于在碳化硅襯底碳面形成中等摻雜濃度外延層更加容易，同時(shí)，高摻雜的襯底，與金屬接觸時(shí)形成良好的歐姆接觸；

第二步：采用離子注入工藝，350℃～600℃，在n^-外延層5上層注入硼離子或者鋁離子，形成深度為1～1.5μm，摻雜濃度為3×e¹⁶～2×e¹⁷cm^-3的pbase區(qū)；由于在sic工藝中，需要采用高溫離子注入和高溫激活退火，使得這步工藝非常困難，故此步驟也可通過相對(duì)容易的外延工藝形成；

第三步：采用光刻和離子注入工藝，在400℃～600℃下，在pbase區(qū)上層兩側(cè)注入p型半導(dǎo)體雜質(zhì)形成深度約為0.2μm～0.5μm，摻雜濃度約為5×e¹⁸～1×e²⁰cm^-3的p⁺接觸區(qū)2、21；p⁺接觸區(qū)制作的主要目在于：其與源極金屬形成歐姆接觸，同時(shí)短接pbase區(qū)與n⁺源區(qū)，可避免寄生bjt帶來的不利影響；

第四步：采用光刻和離子注入工藝，在400℃～600℃下，在pbase區(qū)上層注入n型半導(dǎo)體雜質(zhì)形成深度約為0.2μm～0.5μm，摻雜濃度為3×e¹⁸～8×e¹⁹cm^-3的n+源區(qū)3、31；此步驟也可以通過外延方式，進(jìn)而獲得更佳的材料特性；

第五步：采用刻蝕工藝，在n^-外延層上方刻蝕出溝槽區(qū)，刻蝕所得溝槽區(qū)的深度約為1.5μm～2.4μm；

第六步：采用離子注入工藝，在溝槽底部進(jìn)行p型雜質(zhì)離子注入，進(jìn)而形成位于溝槽底部下方的p⁺碳化硅區(qū)13，p⁺碳化硅區(qū)13的摻雜濃度為4×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為0.2～1.0μm，通過高溫退火激活上述注入的雜質(zhì)；

第七步：采用淀積和刻蝕工藝，在器件表面淀積一層p型多晶硅材料層，經(jīng)刻蝕形成呈凸型p型多晶硅區(qū)11，凸型狀p型多晶硅區(qū)11的總厚度為1.5μm～2.3μm，臺(tái)階的高度為1.5～2μm；

第八步：采用熱氧化或者淀積和刻蝕工藝，在p型多晶硅區(qū)11兩個(gè)凹槽表面及凹槽側(cè)壁分別生成一層厚度約為50～110nm的柵介質(zhì)層10、101，刻蝕去除多余柵介質(zhì)層；

第九步：采用淀積和刻蝕工藝，在器件表面淀積一層厚度約為1.5～2.3μm的p型多晶硅，刻蝕去除多余p型多晶硅，分別在兩個(gè)凹槽內(nèi)形成第一多晶硅柵9和第二多晶硅柵91，；

第十步：采用淀積和刻蝕工藝，在器件表面淀積一層金屬層，經(jīng)刻蝕后形成厚度為0.5～6μm的源極電極1、1a、金屬柵極8及金屬電極12；減薄器件背部后，通過淀積一層金屬形成厚度為0.4～2μm的漏極電極7，本實(shí)施例所用金屬層為ni/ti/al等金屬體系，上述金屬體系能夠與碳化硅材料形成良好的歐姆接觸，最終制得碳化硅trenchmos器件。

實(shí)施例11：

一種碳化硅trenchmos器件的制作方法，包括以下步驟：

第一步：采用外延工藝，在摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為50～210μm的碳化硅n⁺襯底6的硅面制作摻雜濃度為1×10¹⁴cm^-3～2×10¹⁶cm^-3，厚度為10～18μm的n^-外延層5；本實(shí)施在碳化硅襯底硅面上形成的外延層具有缺陷密度低的優(yōu)勢(shì)，相比于在碳化硅襯底碳面形成中等摻雜濃度外延層更加容易，同時(shí)，高摻雜的襯底，與金屬接觸時(shí)形成良好的歐姆接觸；

第二步：采用刻蝕工藝，在n^-外延層上方中間位置刻蝕出溝槽區(qū)，刻蝕所得溝槽區(qū)的深度約為1.5μm～2.4μm；

第三步：采用離子注入工藝，400℃～600℃下，在n^-外延層5上層注入硼離子或者鋁離子，形成深度均為1～1.5μm，摻雜濃度均為3×e¹⁶～2×e¹⁷cm^-3的第一pbase區(qū)4和第二pbase區(qū)41；

第四步：采用光刻和離子注入工藝，在400℃～600℃下，在pbase區(qū)上層兩端及溝槽底部分別注入p型半導(dǎo)體雜質(zhì)，形成深度約為0.2μm～0.5μm，摻雜濃度約為5×e¹⁸～1×e²⁰cm^-3的第一p⁺接觸區(qū)2、和第二p⁺接觸區(qū)21以及摻雜濃度為4×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為0.2～1.0μm的p⁺碳化硅區(qū)13；

第五步：采用光刻和離子注入工藝，在兩個(gè)p⁺接觸區(qū)2、21之間的第一pbase區(qū)4和第二pbase區(qū)41上層分別注入n型半導(dǎo)體雜質(zhì)，形成與兩個(gè)p⁺接觸區(qū)2、21獨(dú)立的第一n⁺源區(qū)3和第二n⁺源區(qū)31，兩個(gè)n⁺源區(qū)3、31的深度約為0.2μm～0.5μm，摻雜濃度均為3×e¹⁸～8×e¹⁹cm^-3，通過高溫退火激活上述注入的雜質(zhì)；

第六步：采用淀積和刻蝕工藝，在器件表面淀積一層p型多晶硅材料層，經(jīng)刻蝕形成呈凸型p型多晶硅區(qū)11，凸型狀p型多晶硅區(qū)11的總厚度為1.5μm～2.3μm，臺(tái)階的高度為1.5～2μm；

第七步：采用熱氧化或者淀積和刻蝕工藝，在p型多晶硅區(qū)11兩個(gè)凹槽表面及凹槽側(cè)壁分別生成一層厚度約為50～110nm的柵介質(zhì)層10、101，刻蝕去除多余柵介質(zhì)層；

第八步：采用淀積和刻蝕工藝，在器件表面淀積一層厚度約為1.5～2.3μm的p型多晶硅，刻蝕去除多余p型多晶硅，分別在兩個(gè)凹槽內(nèi)形成第一多晶硅柵9和第二多晶硅柵91，；

第九步：采用淀積和刻蝕工藝，在器件表面淀積一層金屬層，經(jīng)刻蝕后形成厚度為0.5～6μm的源極電極1、1a、金屬柵極8及金屬電極12；減薄器件背部后，通過淀積一層金屬形成厚度為0.4～2μm的漏極電極7，本實(shí)施例所用金屬層為ni/ti/al等金屬體系，上述金屬體系能夠與碳化硅材料形成良好的歐姆接觸，最終制得碳化硅trenchmos器件。

實(shí)施例12：

一種碳化硅trenchmos器件的制作方法，包括以下步驟：

第一步：采用外延工藝，在摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為50～210μm的碳化硅n⁺襯底6的硅面制作摻雜濃度為1×10¹⁴cm^-3～2×10¹⁶cm^-3，厚度為10～18μm的n^-外延層5；本實(shí)施在碳化硅襯底硅面上形成的外延層具有缺陷密度低的優(yōu)勢(shì)，相比于在碳化硅襯底碳面形成中等摻雜濃度外延層更加容易，同時(shí)，高摻雜的襯底，與金屬接觸時(shí)形成良好的歐姆接觸；

第二步：采用離子注入工藝，400℃～600℃下，在n^-外延層5上層注入硼離子或者鋁離子，形成深度均為1～1.5μm，摻雜濃度均為3×e¹⁶～2×e¹⁷cm^-3的第一pbase區(qū)4和第二pbase區(qū)41；

第三步：采用刻蝕工藝，在n^-外延層上方中間位置刻蝕出溝槽區(qū)，刻蝕所得溝槽區(qū)的深度約為1.7μm～3.4μm；

第四步：采用光刻和離子注入工藝，在400℃～600℃下，在pbase區(qū)上層兩端及溝槽底部分別注入p型半導(dǎo)體雜質(zhì)，形成深度約為0.2μm～0.5μm，摻雜濃度約為5×e¹⁸～1×e²⁰cm^-3的第一p⁺接觸區(qū)2、和第二p⁺接觸區(qū)21以及摻雜濃度為4×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為0.2～1.0μm的p⁺碳化硅區(qū)13；

第五步：采用光刻和離子注入工藝，在兩個(gè)p⁺接觸區(qū)2、21之間的第一pbase區(qū)4和第二pbase區(qū)41上層分別注入n型半導(dǎo)體雜質(zhì)，形成與兩個(gè)p⁺接觸區(qū)2、21獨(dú)立的第一n⁺源區(qū)3和第二n⁺源區(qū)31，兩個(gè)n⁺源區(qū)3、31的深度約為0.2μm～0.5μm，摻雜濃度均為3×e¹⁸～8×e¹⁹cm^-3，通過高溫退火激活上述注入的雜質(zhì)；

第六步：采用熱氧化或者淀積和刻蝕工藝，在溝槽底部熱氧化或者淀積一層介質(zhì)材料，刻蝕去除多余介質(zhì)材料，形成介質(zhì)層14；

第七步：采用淀積和刻蝕工藝，在器件表面淀積一層p型多晶硅材料層，經(jīng)刻蝕形成呈凸型p型多晶硅區(qū)11，凸型狀p型多晶硅區(qū)11的總厚度為1.5μm～2.3μm，臺(tái)階的高度為1.5～2μm；

第八步：采用淀積和刻蝕工藝，在p型多晶硅區(qū)11兩個(gè)凹槽表面及凹槽側(cè)壁分別生成一層厚度約為50～110nm的柵介質(zhì)材料，刻蝕去除多余柵介質(zhì)材料，分別形成第一柵介質(zhì)層10和第二柵介質(zhì)層101，

第九步：在器件表面淀積一層厚度約為1.5～2.3μm的p型多晶硅材料，刻蝕去除多余p型多晶硅材料，分別形成被的第一柵介質(zhì)層10和第二柵介質(zhì)層101包圍的第一多晶硅柵9和第二多晶硅柵91，；

第十步：采用淀積和刻蝕工藝，在器件表面淀積一層金屬層，經(jīng)刻蝕后形成厚度為0.5～6μm的源極電極1、1a、金屬柵極8及金屬電極12；減薄器件背部后，通過淀積一層金屬形成厚度為0.4～2μm的漏極電極7，本實(shí)施例所用金屬層為ni/ti/al等金屬體系，上述金屬體系能夠與碳化硅材料形成良好的歐姆接觸，最終制得碳化硅trenchmos器件。

根據(jù)本領(lǐng)域技術(shù)人員常識(shí)可知：.所述碳化硅材料還可以用氮化鎵，金剛石等寬禁帶材料代替。本發(fā)明不僅能夠采用p型多晶硅材料實(shí)現(xiàn)n溝道器件制作，也采用n型多晶硅材料實(shí)現(xiàn)p溝道器件的制作；本發(fā)明柵介質(zhì)層材料不局限于二氧化硅，還包括：氮化硅(si3n4)、二氧化鉿(hfo2)、三氧化二鋁(al2o3)等高k介質(zhì)材料。同時(shí)，制造工藝的具體實(shí)施方式也可以根據(jù)實(shí)際需要進(jìn)行調(diào)整。以上結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行了闡述，但是本發(fā)明并不局限于上述的具體實(shí)施方式，上述具體實(shí)施方式僅僅是示意性的，而不是限制性的，本領(lǐng)域的普通技術(shù)人員在本發(fā)明的啟示下，在不脫離本發(fā)明宗旨和權(quán)利要求所保護(hù)的范圍情況下，還可做出很多形式，這些均屬于本發(fā)明的保護(hù)之內(nèi)。