本實(shí)用新型涉及一種電路設(shè)計(jì)領(lǐng)域,尤其涉及接口單元布局優(yōu)化的集成電路。
背景技術(shù):
現(xiàn)有DDR(Double Data Rate)2/DDR3/LPDDR2/LPDDR3/DDR4/LPDDR4 lvds等芯片(或稱集成電路、晶片)的信號(hào)接口的版圖布局,通常從內(nèi)到外依次排布有:低壓區(qū)域及接收單元121,PMOS(P-channel Metal Oxide Semiconductor)驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)122,NMOS(N-channel Metal Oxide Semiconductor)驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)123,PMOS驅(qū)動(dòng)單元124,NMOS驅(qū)動(dòng)單元125,用作靜電保護(hù)的P型二極管126及N型二極管127,具體請(qǐng)參考圖1所示,其為現(xiàn)有技術(shù)中未示出封裝墊的信號(hào)單元的版圖布局示意圖。因?yàn)樗璧臄?shù)量及電源和地的數(shù)量較多,因而版圖要求多層金屬滿足電流要求(如圖1所示的電源線及地線),每多一層金屬,成本對(duì)應(yīng)上升。尤其當(dāng)采用鍵合線封裝時(shí),為了封裝良率,信號(hào)單元的封裝墊同樣要求兩到三層整塊金屬,金屬層數(shù)要求進(jìn)一步提高,且經(jīng)常與電源/地線沖突,具體請(qǐng)參考圖2所示,其為在圖1中添加封裝墊后的信號(hào)單元的版圖布局示意圖。在圖2中,信號(hào)單元的封裝墊110與其下層的電源線及地線在同一區(qū)域,解決這個(gè)沖突只能增加金屬層數(shù),現(xiàn)有技術(shù)一般要求八層金屬及以上,成本高。
此外,現(xiàn)有DDR2/DDR3/LPDDR2/LPDDR3/DDR4/LPDDR4等信號(hào)接口因?yàn)殡娫赐暾栽蛩桦娫春偷氐逆I合線的較多,通常電源單元、地單元與信號(hào)單元交替排放,一根鍵合線對(duì)應(yīng)一個(gè)電源單元或地單元,因而對(duì)應(yīng)的電源單元和地單元的數(shù)量也相應(yīng)增多,整體占用面積較大,且交替排放時(shí)左右鍵合線短路造成封裝良率降低,成本高。
因此有必要提供一種新的解決方案來解決上述問題。
技術(shù)實(shí)現(xiàn)要素:
本實(shí)用新型的目的在于提供一種版圖布局優(yōu)化的集成電路,其可以使得地單元、電源單元和信號(hào)單元可以集中打鍵合線,從而減少總的電源/地單元數(shù),降低成本,同時(shí)集中打鍵合線的方式可以提高封裝良率。
為了解決上述問題,本實(shí)用新型提供一種集成電路,其包括:一個(gè)信號(hào)單元組,其包括多個(gè)相鄰的信號(hào)單元,所述信號(hào)單元包括封裝墊、低壓區(qū)域及接收單元、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、PMOS驅(qū)動(dòng)單元、NMOS驅(qū)動(dòng)單元和用作靜電保護(hù)的P型二極管及N型二極管,一個(gè)地單元組,其排布于所述信號(hào)單元組的第一側(cè);一個(gè)電源單元組,其排布于所述信號(hào)單元組的與第一側(cè)相對(duì)的第二側(cè);一個(gè)電源傳遞單元組,其排布于所述信號(hào)單元組的與第一側(cè)和第二側(cè)相鄰的第三側(cè),其通過第一主電源線與電源單元組相連,通過第二主電源線與P型二極管以及PMOS驅(qū)動(dòng)單元的次電源線相連;一個(gè)地傳遞單元組,其排布于所述信號(hào)單元組的與第一側(cè)和第二側(cè)相鄰且與第三側(cè)相對(duì)的第四側(cè),其通過第一主地線與地單元組相連,通過第二主地線與N型二極管以及NMOS驅(qū)動(dòng)單元的次地線相連。
在一個(gè)實(shí)施中,在P型二極管、PMOS驅(qū)動(dòng)單元的上方形成有次電源線,PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方形成有次地線和次電源線,在NMOS驅(qū)動(dòng)單元和N型二極管的上方形成有次地線,其中P型二極管、PMOS驅(qū)動(dòng)單元的上方形成的次電源線比PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方形成的次電源線的數(shù)量更多,NMOS驅(qū)動(dòng)單元和N型二極管的上方形成的次地線較PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方形成的次地線的數(shù)量更多。
在一個(gè)實(shí)施中,P型二極管、PMOS驅(qū)動(dòng)單元、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方的次電源線也與所述電源單元相連;NMOS驅(qū)動(dòng)單元、N型二極管、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方形成的次地線也與所述地單元相連。
在一個(gè)實(shí)施中,電源單元的電流經(jīng)過第一主電源線、電源傳遞單元組、第二主電源線、次電源線流至P型二極管以及PMOS驅(qū)動(dòng)單元,電流經(jīng)由NMOS驅(qū)動(dòng)單元的次地線、N型二極管的次地線、第二主地線、地傳遞單元組、第一主地線流至地單元。
在一個(gè)實(shí)施中,所述地單元組包括一個(gè)或多個(gè)相鄰排列的地單元,每個(gè)地單元包括位于上層的一個(gè)或多個(gè)封裝墊;所述電源單元組包括一個(gè)或多個(gè)相鄰排列的電源單元,每個(gè)電源單元包括位于上層的一個(gè)或多個(gè)封裝墊,所述電源傳遞單元組包括一個(gè)或多個(gè)排布成一排的電源傳遞單元;一個(gè)地傳遞單元組包括一個(gè)或多個(gè)排布成一排的地傳遞單元。
在一個(gè)實(shí)施中,所述信號(hào)單元的封裝墊在晶片上的投影區(qū)域與用作靜電保護(hù)的P型二極管、N型二極管、PMOS驅(qū)動(dòng)單元和NMOS驅(qū)動(dòng)單元在晶片上的投影區(qū)域分開。
在一個(gè)實(shí)施中,所述信號(hào)單元從內(nèi)到外依次排布有用作靜電保護(hù)的P型二極管、PMOS驅(qū)動(dòng)單元、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、低壓區(qū)域及接收單元、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元和用作靜電保護(hù)的N型二極管。
與現(xiàn)有技術(shù)相比,本實(shí)用新型改變了傳統(tǒng)接口單元的版圖布局,將信號(hào)單元與電源單元、地單元分開,不再交替排放,可以使得地單元、電源單元和信號(hào)單元可以集中打鍵合線,從而減少總的電源/地單元數(shù),降低成本,同時(shí)集中打鍵合線的方式可以提高封裝良率。
【附圖說明】
結(jié)合參考附圖及接下來的詳細(xì)描述,本實(shí)用新型將更容易理解,其中同樣的附圖標(biāo)記對(duì)應(yīng)同樣的結(jié)構(gòu)部件,其中:
圖1為現(xiàn)有技術(shù)中未示出封裝墊的信號(hào)單元的版圖布局示意圖;
圖2為在圖1中添加封裝墊后的信號(hào)單元的版圖布局示意圖;
圖3為本實(shí)用新型在一個(gè)實(shí)施例中未示出封裝墊的集成電路的版圖布局示意圖;
圖4為在圖3中添加封裝墊后的集成電路的版圖布局示意圖。
【具體實(shí)施方式】
為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂,下面結(jié)合附圖和具體實(shí)施方式對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說明。
本實(shí)用新型通過改變傳統(tǒng)接口單元的版圖布局,將信號(hào)單元與電源單元、地單元分開,不再交替排放,可以使得地單元、電源單元和信號(hào)單元可以集中打鍵合線,從而減少總的電源/地單元數(shù),降低成本,同時(shí)集中打鍵合線的方式可以提高封裝良率。
請(qǐng)參考圖3所示,其為本實(shí)用新型在一個(gè)實(shí)施例中未示出封裝墊的集成電路的版圖布局示意圖;請(qǐng)參考圖4所示,其為在圖3中添加封裝墊后的集成電路的版圖布局示意圖。
本實(shí)用新型中的集成電路可以是雙倍率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的信號(hào)接口。如圖3和圖4所示,所述集成電路300包括一個(gè)信號(hào)單元組、一個(gè)地單元組、一個(gè)電源單元組、一個(gè)電源傳遞單元組和一個(gè)地傳遞單元組。
所述信號(hào)單元組包括多個(gè)相鄰的信號(hào)單元310。所述地單元組排布于所述信號(hào)單元組的第一側(cè),其包括一個(gè)或多個(gè)相鄰排列的地單元330。所述電源單元組排布于所述信號(hào)單元組的與第一側(cè)相對(duì)的第二側(cè)。所述電源單元組包括一個(gè)或多個(gè)相鄰排列的電源單元320。所述電源傳遞單元組排布于所述信號(hào)單元組的與第一側(cè)和第二側(cè)相鄰的第三側(cè),所述電源傳遞單元組包括一個(gè)或多個(gè)排布成一排的電源傳遞單元350。所述地傳遞單元組排布于所述信號(hào)單元組的與第一側(cè)和第二側(cè)相鄰且與第三側(cè)相對(duì)的第四側(cè),所述地傳遞單元組包括一個(gè)或多個(gè)排布成一排的地傳遞單元340。
所述信號(hào)單元310包括封裝墊315(圖4所示的)、低壓區(qū)域及接收單元、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、PMOS驅(qū)動(dòng)單元、NMOS驅(qū)動(dòng)單元和用作靜電保護(hù)的P型二極管及N型二極管。所述電源傳遞單元組通過第一主電源線351與電源單元組相連,通過第二主電源線352與P型二極管、PMOS驅(qū)動(dòng)單元的次電源線311相連。所述地傳遞單元組通過第一主地線341與地單元組相連,通過第二主地線342與N型二極管、NMOS驅(qū)動(dòng)單元的次地線312相連。每個(gè)地單元330包括位于上層的一個(gè)或多個(gè)封裝墊331,每個(gè)電源單元320包括位于上層的一個(gè)或多個(gè)封裝墊321。
在一個(gè)實(shí)施例中,在P型二極管、PMOS驅(qū)動(dòng)單元的上方形成有次電源線311,PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方形成有次地線314和次電源線313,在NMOS驅(qū)動(dòng)單元和N型二極管的上方形成有次地線312,其中P型二極管、PMOS驅(qū)動(dòng)單元的上方形成的次電源線比PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方形成的次電源線的數(shù)量更多,NMOS驅(qū)動(dòng)單元和N型二極管的上方形成的次地線較PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方形成的次地線的數(shù)量更多。
在一個(gè)實(shí)施例中,P型二極管、PMOS驅(qū)動(dòng)單元、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方的次電源線311、313也與所述電源單元320相連;NMOS驅(qū)動(dòng)單元、N型二極管、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元的上方形成的次地線312、314也與所述地單元330相連。
在使用時(shí),電源單元320的電流經(jīng)過第一主電源線351、電源傳遞單元350、第二主電源線352、次電源線311至P型二極管、PMOS驅(qū)動(dòng)單元,電流經(jīng)由NMOS驅(qū)動(dòng)單元的次地線、N型二極管的次地線、第二主地線342、地傳遞單元340、第一主地線341至地單元330。此外,電源單元320也可以經(jīng)過次電源線給P型二極管、PMOS驅(qū)動(dòng)單元、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元供電,以完整供電方案,地單元330也可以經(jīng)過次地線與N型二極管、NMOS驅(qū)動(dòng)單元、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)和低壓區(qū)域及接收單元電性相連,以完整供電方案,
以下結(jié)合圖3和圖4具體介紹本實(shí)用新型中的集成電路的版圖布局。
在圖3所示的具體實(shí)施例中,從內(nèi)到外依次排布有用作靜電保護(hù)的P型二極管、PMOS驅(qū)動(dòng)單元、PMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、低壓區(qū)域及接收單元、NMOS驅(qū)動(dòng)單元的前級(jí)驅(qū)動(dòng)、NMOS驅(qū)動(dòng)單元和用作靜電保護(hù)的N型二極管。在圖1所示的信號(hào)單元的版圖布局中,主要的電源線和地線分布在信號(hào)單元的下部區(qū)域。而本實(shí)用新型如圖3所示的信號(hào)單元的版圖布局中,主要的電源線分布在信號(hào)單元內(nèi)側(cè)的上部區(qū)域,主要的地線分布在信號(hào)單元外側(cè)的下部區(qū)域,形成分離,從而降低金屬走線要求。
請(qǐng)參考圖4所示,封裝墊315位于信號(hào)單元的中部區(qū)域,此區(qū)域電源線/地線數(shù)量較少;并且封裝墊315在晶片上的投影區(qū)域,其與PMOS驅(qū)動(dòng)單元、NMOS驅(qū)動(dòng)單元、P型二極管和N型二極管在晶片上的投影區(qū)域分開。這使得接口單元中主要的電源線/地線區(qū)域與封裝墊區(qū)域分開,從而減少接口單元中的封裝墊的金屬層與電源線/地線金屬層的沖突,進(jìn)而減少總的金屬層數(shù),降低成本。所述封裝墊315、321、331也是由晶片上部的金屬層形成。
本實(shí)用新型中的晶片或集成電路可以為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DDR)的接口電路或其他存在類似問題的芯片。
一方面,本實(shí)用新型通過將封裝墊315在晶片上的投影區(qū)域與驅(qū)動(dòng)單元在晶片上的投影區(qū)域和用作靜電保護(hù)的二級(jí)管在晶片上的投影區(qū)域分開,以使得接口單元中主要的電源線/地線區(qū)域與封裝墊區(qū)域分開,從而減少接口單元中的封裝墊的金屬層與電源線/地線金屬層的沖突,進(jìn)而減少總的金屬層數(shù),降低成本。此外,本發(fā)明,將信號(hào)單元310與電源單元320、地單元330分開,不再交替排放,可以使得地單元、電源單元和信號(hào)單元的封裝墊331、321、315可以集中打鍵合線,從而減少總的電源/地單元數(shù),降低成本,同時(shí)集中打鍵合線的方式可以提高封裝良率。
上述說明已經(jīng)充分揭露了本實(shí)用新型的具體實(shí)施方式。需要指出的是,熟悉該領(lǐng)域的技術(shù)人員對(duì)本實(shí)用新型的具體實(shí)施方式所做的任何改動(dòng)均不脫離本實(shí)用新型的權(quán)利要求書的范圍。相應(yīng)地,本實(shí)用新型的權(quán)利要求的范圍也并不僅僅局限于所述具體實(shí)施方式。