本發(fā)明屬于功率半導(dǎo)體器件，涉及一種高可靠vld終端。

背景技術(shù)：

1、功率半導(dǎo)體器件主要由元胞區(qū)和終端區(qū)兩部分組成，終端結(jié)構(gòu)的設(shè)計對功率器件的擊穿電壓特性至關(guān)重要。場板+場限環(huán)是最常用的終端結(jié)構(gòu)，但隨著器件耐壓的增加，當(dāng)場限環(huán)個數(shù)增加到一定程度后，對擊穿電壓的提高效果不再明顯，且浪費了大量的芯片面積，增加了生產(chǎn)成本。文獻stengl?r，gosele?u.variation?of?lateral?doping-a?newconcept?to?avoid?high?voltage?breakdown?of?planar?junctions，proceedings?ofinternational?electron?devices?meeting，1985等提出的橫向變摻雜(variablelateral?doping，vld)終端結(jié)構(gòu)，大大減小了終端長度與芯片面積，提高了耐壓效率，降低了成產(chǎn)成本，并逐漸被廣泛用于功率mosfet等器件。橫向變摻雜(variation?of?lateraldoping，vld)終端是中、高壓功率器件中最常見的終端設(shè)計方法之一，通過在器件邊緣部分注入一塊雜質(zhì)濃度漸變的區(qū)域，能夠有效擴展耗盡區(qū)、緩解電場集中，使器件表現(xiàn)出更好的阻斷性能。vld終端是一種通過設(shè)置合適的掩膜版窗口形狀和窗口的參數(shù)值，在重?fù)诫s的主結(jié)附近進行離子注入形成橫向變摻雜結(jié)構(gòu)，離主結(jié)越近的地方注入量越大，越遠(yuǎn)的地方注入量越小，并通過雜質(zhì)的橫向擴散使得注入的雜質(zhì)連成一片。相較于場限環(huán)、場板終端，vld具有更小的終端面積；相較于jte終端，vld有更好的阻斷性能，對于終端雜質(zhì)注入劑量偏移也更不敏感。產(chǎn)業(yè)界、學(xué)術(shù)界一直致力于改進vld終端以實現(xiàn)更好的阻斷性能及可靠性。

2、傳統(tǒng)vld終端雖然設(shè)計簡單，但在離子注入形成vld終端的過程中，采用通過控制掩膜版遮蔽區(qū)與開窗區(qū)的大小來實現(xiàn)雜質(zhì)濃度的漸變分布。若掩膜版版圖、高溫退火工藝、注入劑量等設(shè)置不當(dāng)，高溫退火后形成的雜質(zhì)濃度分布會呈現(xiàn)出波浪形，偏離平滑的漸變雜質(zhì)分布，如圖1所示。這種波浪形分布會在低雜質(zhì)濃度位置j處產(chǎn)生過高的電場峰值，降低了vld終端的性能表現(xiàn)，影響了器件的耐壓能力與可靠性。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供一種高可靠vld終端，該方法易于實現(xiàn)，電壓適用范圍廣，通過一次離子注入加浮空復(fù)合場板來改善vld終端波浪形的雜質(zhì)分布所造成的高表面電場峰值，從而改善vld終端因雜質(zhì)分布不均勻?qū)е碌谋砻骐妶龇逯颠^高的可靠性問題并提升vld終端的耐壓表現(xiàn)，具有良好的實用價值。

2、如圖2所示為功率器件版圖整體結(jié)構(gòu)圖，圖3為一種橫向變摻雜終端，為圖2黑色虛線abcd所示區(qū)域，其結(jié)構(gòu)如圖3所示，包括：漏電極金屬1，位于漏電極金屬之上的重?fù)诫s第一導(dǎo)電類型半導(dǎo)體襯底2，位于重?fù)诫s第一導(dǎo)電類型半導(dǎo)體襯底2之上的輕摻雜第一導(dǎo)電類型半導(dǎo)體漂移區(qū)3，位于第一導(dǎo)電類型半導(dǎo)體漂移區(qū)3上表面的第二導(dǎo)電類型半導(dǎo)體主結(jié)4、第二導(dǎo)電類型半導(dǎo)體變摻雜區(qū)5和重?fù)诫s第二導(dǎo)電類型半導(dǎo)體截止環(huán)6，位于第二導(dǎo)電類型半導(dǎo)體主結(jié)4之上的源電極金屬7，位于第二導(dǎo)電類型半導(dǎo)體變摻雜區(qū)5和第二導(dǎo)電類型半導(dǎo)體截止環(huán)6之上的氧化層8，位于氧化層8之上的多晶硅場板9，位于多晶硅場板9之上的al金屬場板10，al金屬場板10和多晶硅場板9構(gòu)成復(fù)合場板。定義：從氧化層8垂直指向輕摻雜第一導(dǎo)電類型半導(dǎo)體漂移區(qū)3的方向為y軸方向，從氧化層8與第二導(dǎo)電類型半導(dǎo)體變摻雜區(qū)5交界的平行方向為x軸方向；

3、為實現(xiàn)上述發(fā)明目的，本發(fā)明技術(shù)方案如下：

4、一種高可靠vld終端，通過一次離子注入加浮空復(fù)合場板來改善vld終端波浪形的雜質(zhì)分布導(dǎo)致的表面電場峰值過高的可靠性問題并提升vld終端的耐壓表現(xiàn)。其實現(xiàn)工藝流程如圖4所示。

5、(1)通過設(shè)置掩膜版，刻蝕氧化層8進行開窗，進行第一次離子注入；

6、(2)高溫退火，形成第二導(dǎo)電類型半導(dǎo)體變摻雜區(qū)5；

7、(3)淀積多晶硅并刻蝕，形成多晶硅場板9；

8、(4)淀積金屬al并刻蝕，形成al金屬場板10，與多晶硅場板9構(gòu)成復(fù)合場板。

9、所述高溫是指大于1100攝氏度。

10、作為優(yōu)選方式，步驟(1)進一步為：

11、圖5為vld終端第一次離子注入掩膜版設(shè)置示意圖，將vld終端bc分為n段，每段長度為lvld/n，其中vld終端的長度為lvld。第n段掩模版的開窗寬度為an，該區(qū)域內(nèi)實現(xiàn)雜質(zhì)的注入。遮蔽區(qū)寬度為bn，二者滿足an+bn＝lvld/n。第一次離子注入劑量為dose1。

12、作為優(yōu)選方式，步驟(2)進一步為：

13、高溫退火，通過雜質(zhì)的擴散使得注入的雜質(zhì)連成一片，形成第二導(dǎo)電類型半導(dǎo)體變摻雜區(qū)5。所述高溫是指大于1100攝氏度。對于開窗區(qū)域an-1和an，二者所注入雜質(zhì)分布經(jīng)過高溫退火后滿足高斯分布函數(shù)，對于掩膜版遮蔽區(qū)bn下的雜質(zhì)分布，近似滿足開窗區(qū)域an-1與an所注入雜質(zhì)的疊加，如圖6所示，其掩膜版遮蔽區(qū)bn下的雜質(zhì)分布函數(shù)c(x)滿足

14、

15、其中，第一次離子注入劑量為dose1，xn為an中心位置所對應(yīng)的x軸坐標(biāo)，xn-1為an-1中心位置所對應(yīng)的x軸坐標(biāo)，d為雜質(zhì)擴散系數(shù)，與退火溫度等因素相關(guān)，t代表高溫退火時間。根據(jù)雜質(zhì)分布函數(shù)c(x)，顯然在掩膜版遮蔽區(qū)bn下xj位置處，存在最低雜質(zhì)濃度點j。

16、作為優(yōu)選方式，步驟(3)進一步為：

17、淀積一層多晶硅，并刻蝕，其中多晶硅層掩膜版如圖7所示，第n段掩模版的遮蔽區(qū)寬度為dn，該區(qū)域內(nèi)多晶硅未被刻蝕，而保留形成多晶硅場板，第n段掩模版的遮蔽區(qū)寬度dn覆蓋第一次離子注入掩膜版遮蔽區(qū)bn。n為vld終端bc分的段數(shù)；

18、對于dn的取值滿足

19、n≥n＞1

20、1.25bn≥dn＞bn。

21、作為優(yōu)選方式，步驟(4)進一步為：

22、淀積一層金屬al，并刻蝕，形成復(fù)合場板。其中金屬al掩膜版如圖8所示，第n段掩模版遮蔽區(qū)寬度為fn，該區(qū)域內(nèi)金屬al未被刻蝕，而形成al金屬場板，第n段掩模版的掩模版遮蔽區(qū)寬度fn覆蓋多晶硅層掩膜版遮蔽區(qū)寬度dn，即金屬al能夠覆蓋多晶硅，從而形成復(fù)合場板，最低雜質(zhì)濃度點j位于復(fù)合場板之下，其產(chǎn)生的高表面電場峰值得到抑制，其原理如圖9所示。第一導(dǎo)電類型半導(dǎo)體漂移區(qū)3電離施主發(fā)出的電力線一部分經(jīng)表面終止于場板，等效于場板下第一導(dǎo)電類型半導(dǎo)體漂移區(qū)3表面引入負(fù)電荷，又有一部分電力線從場板經(jīng)表面終止于第二導(dǎo)電類型半導(dǎo)體變摻雜區(qū)5，等效于場板下第二導(dǎo)電類型半導(dǎo)體變摻雜區(qū)5表面引入正電荷。因為場板浮空，所以進入場板和從場板發(fā)出的電通量相等，表面引入正或負(fù)電荷產(chǎn)生的附加電場和原電場方向相反，削弱了原電場峰值。

23、對于fn的取值滿足

24、1.25dn≥fn＞dn。

25、本發(fā)明的原理為：

26、本發(fā)明基于傳統(tǒng)vld終端的掩膜版設(shè)置方式，在一次離子注入的基礎(chǔ)上，設(shè)置浮空復(fù)合場板，從而改善vld終端因雜質(zhì)分布不均勻?qū)е碌谋砻骐妶龇逯颠^高的可靠性問題并提升vld終端的耐壓表現(xiàn)。

27、本發(fā)明的有益效果為：

28、可實現(xiàn)性高，可以有效改善vld終端因雜質(zhì)分布不均勻，部分區(qū)域雜質(zhì)濃度過低導(dǎo)致的表面電場峰值過高的可靠性問題，在一次離子注入的基礎(chǔ)上設(shè)置浮空復(fù)合場板，利用進入浮空場板和從浮空場板發(fā)出的電通量相等，表面引入正或負(fù)電荷產(chǎn)生的附加電場和原電場方向相反，來削弱原電場峰值，提升了vld終端的可靠性和耐壓表現(xiàn)。