本技術(shù)涉及半導(dǎo)體封裝領(lǐng)域，尤其涉及一種堆疊封裝結(jié)構(gòu)及其形成方法。

背景技術(shù)：

1、hbm(high?bandwidth?memory，高帶寬存儲器)是一款新型的cpu/gpu內(nèi)存芯片(即“ram")，其實(shí)就是將很多個ddr芯片堆疊在一起后和gpu封裝在一起，實(shí)現(xiàn)大容量、高位寬的ddr組合陣列。

2、現(xiàn)有3d?hbm(3dhighbandwidthmemory)封裝結(jié)構(gòu)是將多個存儲芯片(比如dram)通過先進(jìn)封裝技術(shù)(如tsv硅通孔技術(shù)、微凸塊技術(shù))進(jìn)行垂直堆疊來提升存儲容量，再基于中介板(interposer)的高速接口與計算單元芯片(gpu/cpu/socdie)互聯(lián)。

3、現(xiàn)有的hbm制作時的堆疊工藝主要包括tc-ncf(thermal?compression?bonding，tc，non-conductive?film，ncf，熱壓非導(dǎo)電粘合膜)工藝和mr-muf(mass?reflow?bondingwith?molded?underfill，批量回流模制底部填充)工藝。

4、tc-ncf工藝在每次堆疊時在各層存儲芯片之間需要放置一層非導(dǎo)電粘合膜(non-conductive?film)，用于將上下層的存儲芯片彼此隔離，并保護(hù)焊接點(diǎn)免受沖擊，該工藝存在制作工藝復(fù)雜，效率低，成本高的問題。

5、相比tc-ncf工藝，mr-muf工藝將芯片堆疊壓力降低至6％，也縮短工序時間，將生產(chǎn)效率提高至4倍，散熱率提高了45％。但是mr-muf工藝在形成存儲芯片堆疊后，存儲芯片之間需要填充塑封層材料進(jìn)行隔離，但是在填充塑封層材料時，由于上下層存儲芯片之間的間距很小，因而存在塑封層材料填充難度大的問題。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)要解決的問題提供一種堆疊封裝結(jié)構(gòu)及其形成方法，減小堆疊芯片結(jié)構(gòu)中塑封層材料填充時的難度。

2、為解決上述問題，本技術(shù)首先提供了堆疊封裝結(jié)構(gòu)的形成方法，包括：

3、提供基板，所述基板包括相對的上表面和下表面；

4、提供第一芯片，所述第一芯片包括相對的第一有源面和第一背面，所述第一有源面具有焊接凸起，所述第一背面具有第一連接端子，將所述第一芯片的第一有源面朝下貼裝在所述基板的上表面，所述焊接凸起與所述基板焊接在一起；

5、提供若干第二芯片，每一個所述第二芯片包括相對的第二有源面和第二背面，所述第二有源面具有若干分立的微凸起，所述第二背面具有若干分立的第二連接端子，所述第二芯片的第二有源面上具有鈍化層，所述微凸起部分位于所述鈍化層中，所述若干分立的微凸起之間的鈍化層中設(shè)置有至少一條從第二芯片的一端向第二芯片的另一端延伸的第一導(dǎo)流溝槽；

6、在所述第一芯片的第一背面上形成芯片堆疊結(jié)構(gòu)，所述芯片堆疊結(jié)構(gòu)包括沿垂直方向依次堆疊的若干所述第二芯片，每一個第二芯片的第二有源面朝下，所述芯片堆疊結(jié)構(gòu)中的上層的第二芯片的第二有源面的微凸起與相鄰的下層的第二芯片的第二背面的第二連接端子焊接在一起，底層的第二芯片的第二有源面的微凸起與所述第一芯片的第一背面的第一連接端子焊接在一起；

7、進(jìn)行模制底部填充工藝，形成包覆所述芯片堆疊結(jié)構(gòu)和第一芯片，以及填充上下層的所述第二芯片之間、底層的所述第二芯片與所述第一芯片之間以及所述第一芯片與所述基板的上表面之間的塑封層，所述第一導(dǎo)流溝槽在形成所述塑封層時有利于塑封層材料的流動和填充。

8、在可選的一實(shí)施例中，還包括：位于所述第二芯片的第二背面表面的至少一條從第二芯片的一端向第二芯片的另一端延伸的第二導(dǎo)流溝槽，且所述第二導(dǎo)流溝槽設(shè)置于所述第二芯片的第二背面的相鄰的所述第二連接端子之間，所述第二導(dǎo)流溝槽在形成所述塑封層時也有利于塑封層材料的流動和填充。

9、在可選的一實(shí)施例中，所述第一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽的數(shù)量均為一個或多個，所述一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽數(shù)量為多個時，多個所述一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽平行設(shè)置或交叉設(shè)置。

10、在可選的一實(shí)施例中，所述第一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽均沿著所述塑封層材料流入的方向設(shè)置；第一導(dǎo)流溝槽位于所述第二芯片邊緣位置的寬度等于或大于第一導(dǎo)流溝槽位于所述第二芯片中間位置的寬度，第二導(dǎo)流溝槽位于所述第二芯片邊緣位置的寬度等于或大于第二導(dǎo)流溝槽位于所述第二芯片中間位置的寬度。

11、在可選的一實(shí)施例中，上層的第一導(dǎo)流溝槽與下層的第一導(dǎo)流溝槽設(shè)置方向可以相同或不同；上層的第二導(dǎo)流溝槽與下層的第二導(dǎo)流溝槽設(shè)置方向可以相同或不同。

12、在可選的一實(shí)施例中，在所述第一芯片的第一背面上形成芯片堆疊結(jié)構(gòu)的過程包括預(yù)固定工藝和批量回流工藝；先進(jìn)行所述預(yù)固定工藝，將若干所述第二芯片沿垂直方向依次堆疊并預(yù)固定；進(jìn)行批量回流工藝，將所述芯片堆疊結(jié)構(gòu)中的上層的第二芯片的第二有源面的微凸起與相鄰的下層的第二芯片的第二背面的第二連接端子焊接在一起，底層的第二芯片的第二有源面的微凸起與所述第一芯片的第一背面的第一連接端子焊接在一起。

13、在可選的一實(shí)施例中，進(jìn)行所述預(yù)固定工藝時，所述上層的第二芯片與相鄰的下層的第二芯片通過微凸起中或表面的助焊劑與相應(yīng)的第二連接端子預(yù)焊實(shí)現(xiàn)所述預(yù)固定。

14、在可選的一實(shí)施例中，進(jìn)行所述預(yù)固定工藝時，上層的第二芯片與相鄰的下層的第二芯片通過位于所述上層的第二芯片和所述下層的第二芯片之間的鍵合層進(jìn)行粘接固定實(shí)現(xiàn)所述預(yù)固定。

15、在可選的一實(shí)施例中，所述鍵合層為臨時鍵合層或機(jī)械鍵合層，所述臨時鍵合層在批量回流工藝時分解，所述機(jī)械鍵合層在機(jī)械鍵合層時不會分解，保留在所述堆疊封裝結(jié)構(gòu)中。

16、本技術(shù)還提供了一種堆疊封裝結(jié)構(gòu)，包括：

17、基板，所述基板包括相對的上表面和下表面；

18、第一芯片，所述第一芯片包括相對的第一有源面和第一背面，所述第一有源面具有焊接凸起，所述第一背面具有第一連接端子，所述第一芯片的第一有源面朝下貼裝在所述基板的上表面，所述焊接凸起與所述基板焊接在一起；

19、位于所述第一芯片的第一背面上的芯片堆疊結(jié)構(gòu)，所述芯片堆疊結(jié)構(gòu)包括沿垂直方向依次堆疊的若干所述第二芯片，每一個所述第二芯片包括相對的第二有源面和第二背面，所述第二有源面具有若干分立的微凸起，所述第二背面具有若干分立的第二連接端子，所述第二芯片的第二有源面上具有鈍化層，所述微凸起部分位于所述鈍化層中，所述若干分立的微凸起之間的鈍化層中設(shè)置有至少一條從第二芯片的一端向第二芯片的另一端延伸的第一導(dǎo)流溝槽，每一個第二芯片的第二有源面朝下，所述芯片堆疊結(jié)構(gòu)中的上層的第二芯片的第二有源面的微凸起與相鄰的下層的第二芯片的第二背面的第二連接端子焊接在一起，底層的第二芯片的第二有源面的微凸起與所述第一芯片的第一背面的第一連接端子焊接在一起；

20、包覆所述芯片堆疊結(jié)構(gòu)和第一芯片，以及填充上下層的所述第二芯片之間、底層的所述第二芯片與所述第一芯片之間以及所述第一芯片與所述基板的上表面之間的塑封層，所述第一導(dǎo)流溝槽在形成所述塑封層時有利于塑封層材料的流動和填充。

21、在可選的一實(shí)施例中，還包括：位于第二芯片的第二背面表面的至少一條從第二芯片的一端向第二芯片的另一端延伸的第二導(dǎo)流溝槽，且所述第二導(dǎo)流溝槽設(shè)置于所述第二芯片的第二背面的相鄰的所述第二連接端子之間，所述第二導(dǎo)流溝槽在形成所述塑封層時也有利于塑封層材料的流動和填充。

22、在可選的一實(shí)施例中，所述第一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽的數(shù)量均為一個或多個，所述一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽數(shù)量為多個時，多個所述一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽平行設(shè)置或交叉設(shè)置。

23、在可選的一實(shí)施例中，所述第一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽均沿著所述塑封層材料流入的方向設(shè)置；第一導(dǎo)流溝槽位于所述第二芯片邊緣位置的寬度等于或大于第一導(dǎo)流溝槽位于所述第二芯片中間位置的寬度，第二導(dǎo)流溝槽位于所述第二芯片邊緣位置的寬度等于或大于第二導(dǎo)流溝槽位于所述第二芯片中間位置的寬度。

24、在可選的一實(shí)施例中，上層的第二芯片與相鄰的下層的第二芯片之間還具有鍵合層，所述鍵合層在進(jìn)行第二芯片的堆疊時，用于上下層第二芯片的粘接固定。

25、在可選的一實(shí)施例中，在所述第二芯片一側(cè)的所述基板的上表面還貼裝有第三芯片，所述第三芯片與所述基板電連接；所述第一芯片為邏輯芯片，所述第二芯片為存儲芯片，所述第三芯片為處理芯片。

26、本技術(shù)的技術(shù)方案的優(yōu)點(diǎn)在于：

27、本技術(shù)中，所述第二芯片的若干分立的微凸起之間設(shè)置有所述若干分立的微凸起之間的鈍化層中設(shè)置有至少一條從第二芯片的一端向第二芯片的另一端延伸的第一導(dǎo)流溝槽，在將若干第二芯片形成堆疊芯片結(jié)構(gòu)后，后續(xù)在堆疊芯片結(jié)構(gòu)的第二芯片之間形成塑封層時，所述第一導(dǎo)流溝槽的存在增大了相鄰微凸塊之間的塑封層材料的流動空間，使得塑封層材料容易通過第一導(dǎo)流溝槽流動到第二芯片的中間區(qū)域，因而使得塑封層材料可以很好的填充在上下層的第二芯片之間，減小了塑封層材料的填充難度，并能防止上下層的第二芯片之間形成的塑封層中產(chǎn)生空隙等缺陷。并且，由于第一導(dǎo)流溝槽是位于所述若干分立的微凸起之間的鈍化層中，因而第一導(dǎo)流溝槽不會影響現(xiàn)有的微凸起布局。

28、進(jìn)一步，所述第二芯片的第二背面表面還設(shè)置有至少一條從第二芯片的一端向第二芯片的另一端延伸的第二導(dǎo)流溝槽，且所述第二導(dǎo)流溝槽設(shè)置于第二芯片的第二背面的相鄰的所述第二連接端子之間，所述第二導(dǎo)流溝槽在形成后續(xù)形成塑封層時也有利于塑封層材料的流動和填充。后續(xù)在堆疊芯片結(jié)構(gòu)的第二芯片之間形成塑封層時，通過所述第一導(dǎo)流溝槽和所述第二導(dǎo)流溝槽的配合更加增大了相鄰微凸塊之間以及上下層第二芯片之間的塑封層材料流動空間，使得塑封層材料更容易通過第一導(dǎo)流溝槽和第二導(dǎo)流溝槽流動到第二芯片的中間區(qū)域。