由于第一內(nèi)接墊120采用了雙層金屬墊的結(jié)構(gòu)，在進(jìn)行打線制程時(shí)可降低打線的沖擊力對(duì)于第一內(nèi)接墊120下方的結(jié)構(gòu)的影響。因此，第一內(nèi)接墊120下方也可配置電路，有利于縮減集成電路裝置的整體尺寸。
[0038]請(qǐng)參照?qǐng)D2與圖3，第一金屬墊122例如具有一打線接合區(qū)R12與一導(dǎo)通區(qū)R14。第一內(nèi)接墊120還包括多個(gè)導(dǎo)通件128，貫穿介電層126并連接第一金屬墊122的導(dǎo)通區(qū)R14與第二金屬墊124。導(dǎo)通區(qū)R14位于打線接合區(qū)R12的一側(cè)。打線接合區(qū)R12是后續(xù)進(jìn)行打線制程時(shí)承受沖擊力的區(qū)域，打線接合區(qū)R12不配置導(dǎo)通件128的設(shè)計(jì)方式可提升第一內(nèi)接墊120的耐沖擊強(qiáng)度。請(qǐng)參照?qǐng)D2與圖4，第二金屬墊124可具有多個(gè)開(kāi)孔PlO (僅顯示于圖4)，位于打線接合區(qū)R12下方。開(kāi)孔PlO也可提升第一內(nèi)接墊120的耐沖擊強(qiáng)度。另外，第一金屬墊122的打線接合區(qū)R12則保持完整以與打線保持最大的接觸面積而提升電性表現(xiàn)。藉由上述設(shè)計(jì)，第一內(nèi)接墊120會(huì)較具有彈性而可減輕打線制程中施加在第一內(nèi)接墊120上的應(yīng)力的影響，以便于在第一內(nèi)接墊120下方配置電路。請(qǐng)參照?qǐng)D2，第一金屬墊122與第二金屬墊124的材質(zhì)例如都是銅?；蛘?，第一金屬墊122的材質(zhì)為鋁，而第二金屬墊124的材質(zhì)為銅。
[0039]圖5是另一實(shí)施例的第一內(nèi)接墊的第一金屬墊的正主圖。請(qǐng)參照?qǐng)D5，本實(shí)施例的第一金屬墊的導(dǎo)通區(qū)R24是環(huán)繞打線接合區(qū)R22。當(dāng)然，導(dǎo)通區(qū)R24與打線接合區(qū)R22的相對(duì)位置也可采用其它適當(dāng)?shù)淖兓蛻B(tài)。
[0040]請(qǐng)參照?qǐng)D1A，第二內(nèi)接墊130與外接墊140也都可以采用類似第一內(nèi)接墊120的結(jié)構(gòu)，即由雙層金屬墊與位于雙層金屬墊之間的介電層所構(gòu)成，以提升第一內(nèi)接墊120的耐沖擊強(qiáng)度。
[0041]圖6是本發(fā)明另一實(shí)施例的基材的表面的局部示意圖。請(qǐng)參照?qǐng)D6，本實(shí)施例的基材的表面具有一線路凈空區(qū)R30，環(huán)繞外接墊200。線路凈空區(qū)R30的外緣與外接墊200的外緣的距離DlO介于2微米至50微米，線路凈空區(qū)R30的外緣與外接墊200的外緣的距離DlO較佳是10微米。線路凈空區(qū)R30可避免線路被打線制程的沖擊力破壞。相似地，前述實(shí)施例的內(nèi)接墊的外圍也可設(shè)置線路凈空區(qū)。
[0042]圖7是本發(fā)明另一實(shí)施例的外接墊與其周邊線路的配置方式的示意圖。請(qǐng)參照?qǐng)D6與圖7，圖6是以外接墊200位于基材的最表層的部分來(lái)說(shuō)明。然而，外接墊也可以如圖2的實(shí)施例所述，采用雙層金屬墊的設(shè)計(jì)。外接墊采用雙層金屬墊的設(shè)計(jì)時(shí)，下層金屬墊300與周圍的線路的關(guān)系可參照?qǐng)D7。也就是，圖7中的下層金屬墊300僅相當(dāng)于圖2的第二金屬墊124，而下層金屬墊300上方會(huì)有相當(dāng)于圖2的第一金屬墊122的上層金屬墊。然而，圖7重點(diǎn)在說(shuō)明下層金屬墊300與同一層的其它線路的關(guān)系，故在此并不顯示上層金屬墊。下層金屬墊300所在的金屬層通常會(huì)形成有橫向和縱向交錯(cuò)網(wǎng)狀網(wǎng)格線(metal mesh) 310，常見(jiàn)有對(duì)地網(wǎng)格線(ground mesh)或電源網(wǎng)格線(power mesh)。這些網(wǎng)格線在遇到下層金屬墊300時(shí)，若非必須與下層金屬墊300連接者，則應(yīng)斷開(kāi)而與下層金屬墊300保持一距離D20，此距離D20介于0.5微米至10微米之間，此距離D20較佳是2微米。
[0043]綜上所述，在本發(fā)明的集成電路裝置中，內(nèi)部電路利用內(nèi)接墊以及打線而電性連接，金屬打線可提供較佳的電性表現(xiàn)，且設(shè)計(jì)限制較少而可縮短設(shè)計(jì)時(shí)程，并可減少形成內(nèi)聯(lián)機(jī)的金屬層的數(shù)量而降低成本。另外，在本發(fā)明的集成電路裝置中，外接墊與內(nèi)接墊之間連接有靜電防護(hù)電路，因此可避免內(nèi)部電路受到靜電的破壞。
[0044]最后應(yīng)說(shuō)明的是:以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
【主權(quán)項(xiàng)】
1.一種集成電路裝置，其特征在于，包括: 一基材，內(nèi)埋一第一電路與一第二電路； 一第一內(nèi)接墊，配置于該基材的表面并暴露于該基材外，且電性連接該第一電路； 一第二內(nèi)接墊，配置于該基材的表面并暴露于該基材外，且電性連接該第二電路； 一外接墊，配置于該基材的表面并暴露于該基材外，且電性連接該第一內(nèi)接墊；以及 一打線，其中該第一內(nèi)接墊經(jīng)由該打線電性連接該第二內(nèi)接墊。
2.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，還包括一靜電防護(hù)電路，電性連接該外接墊與該第一內(nèi)接墊。
3.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，該第一電路為邏輯電路、數(shù)字電路或內(nèi)存電路。
4.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，該第二電路為邏輯電路、數(shù)字電路或內(nèi)存電路。
5.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，該第一內(nèi)接墊包括一第一金屬墊、一第二金屬墊與一介電層，該第一金屬墊電性連接該第二金屬墊，該介電層位于該第一金屬墊與該第二金屬墊之間。
6.根據(jù)權(quán)利要求5所述的集成電路裝置，其特征在于，該第一金屬墊具有一打線接合區(qū)與一導(dǎo)通區(qū)，該第一內(nèi)接墊還包括多個(gè)導(dǎo)通件，貫穿該介電層并連接該第一金屬墊的該導(dǎo)通區(qū)與該第二金屬墊。
7.根據(jù)權(quán)利要求6所述的集成電路裝置，其特征在于，該導(dǎo)通區(qū)位于該打線接合區(qū)的一側(cè)。
8.根據(jù)權(quán)利要求6所述的集成電路裝置，其特征在于，該導(dǎo)通區(qū)環(huán)繞該打線接合區(qū)。
9.根據(jù)權(quán)利要求6所述的集成電路裝置，其特征在于，該第二金屬墊具有多個(gè)開(kāi)孔，位于該打線接合區(qū)下方。
10.根據(jù)權(quán)利要求5所述的集成電路裝置，其特征在于，該第一金屬墊與該第二金屬墊的材質(zhì)為銅。
11.根據(jù)權(quán)利要求5所述的集成電路裝置，其特征在于，該第一金屬墊的材質(zhì)為鋁，該第二金屬墊的材質(zhì)為銅。
12.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，該第二內(nèi)接墊包括一第一金屬墊、一第二金屬墊與一介電層，該第一金屬墊電性連接該第二金屬墊，該介電層位于該第一金屬墊與該第二金屬墊之間。
13.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，該外接墊包括一第一金屬墊、一第二金屬墊與一介電層，該第一金屬墊電性連接該第二金屬墊，該介電層位于該第一金屬墊與該第二金屬墊之間。
14.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，該基材的表面具有一線路凈空區(qū)，環(huán)繞該外接墊，該線路凈空區(qū)的外緣與該外接墊的外緣的距離介于2微米至50微米之間。
15.根據(jù)權(quán)利要求14所述的集成電路裝置，其特征在于，該線路凈空區(qū)的外緣與該外接墊的外緣的距離為10微米。
【專利摘要】本發(fā)明提供一種集成電路裝置，包括一基材、一第一內(nèi)接墊、一第二內(nèi)接墊、一外接墊以及一打線；基材內(nèi)埋一第一電路與一第二電路；第一內(nèi)接墊配置于基材的表面并暴露于基材外，且電性連接第一電路。第二內(nèi)接墊配置于基材的表面并暴露于基材外，且電性連接第二電路。外接墊配置于基材的表面并暴露于基材外，且電性連接第一內(nèi)接墊；第一內(nèi)接墊經(jīng)由打線電性連接第二內(nèi)接墊。本發(fā)明的集成電路裝置具有較佳的電性表現(xiàn)。
【IPC分類】H01L23-60, H01L23-49, H01L23-535, H01L23-485
【公開(kāi)號(hào)】CN104576580
【申請(qǐng)?zhí)枴緾N201410717764
【發(fā)明人】林泰宏, 蔡昌典
【申請(qǐng)人】聯(lián)詠科技股份有限公司
【公開(kāi)日】2015年4月29日
【申請(qǐng)日】2011年4月12日