一種集成電路芯片及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體器件芯片技術(shù)領(lǐng)域，尤其涉及一種集成電路芯片及其制造方法。
【背景技術(shù)】
[0002]隨著移動(dòng)設(shè)備的進(jìn)步，對(duì)半導(dǎo)體存儲(chǔ)器的容量和速度的要求越來越高。現(xiàn)在移動(dòng)設(shè)備比如手機(jī)的數(shù)據(jù)和程序都存儲(chǔ)在由NAND存儲(chǔ)器陣列或者NOR存儲(chǔ)器陣列構(gòu)成的芯片內(nèi)，而由NAND存儲(chǔ)器陣列或者NOR存儲(chǔ)器陣列構(gòu)成的芯片的操作電壓較高，功耗較大。同時(shí)，為了加快半導(dǎo)體存儲(chǔ)器數(shù)據(jù)存取的速度，往往需要在移動(dòng)設(shè)備中用DRAM芯片來作為運(yùn)算單元和NAND存儲(chǔ)器芯片或者NOR存儲(chǔ)器芯片中的緩存。
[0003]現(xiàn)有的DRAM存儲(chǔ)器由單晶體管和單電容組成(1T-1C DRAM)。參見圖1，一個(gè)傳統(tǒng)的1T-1C DRAM存儲(chǔ)器由一個(gè)晶體管103和一個(gè)電容器104組成。工作時(shí)，它可以被存入一個(gè)邏輯位，當(dāng)電容器104電壓為高時(shí)表示為第一種邏輯狀態(tài)(I或O);當(dāng)電容器104電壓為低時(shí)則表示為第二種邏輯狀態(tài)(O或I)。當(dāng)此單元被讀取時(shí)，晶體管103被字線101控制開啟，位線102和電容器104產(chǎn)生電荷共享而引起位線102的電壓變化，此電壓變化通過電壓感應(yīng)放大器放大從而分辨該單元的邏輯狀態(tài)。
[0004]1T-1C DRAM存儲(chǔ)器的電容器104需要足夠大的電容量才能保證足以存儲(chǔ)足夠的電荷，因此其占用的面積很難被縮小，這提高了制造1T-1C DRAM存儲(chǔ)器的難度和復(fù)雜度。同時(shí)，1T-1C DRAM存儲(chǔ)器的結(jié)構(gòu)和NAND存儲(chǔ)器的結(jié)構(gòu)以及NOR存儲(chǔ)器的結(jié)構(gòu)存在很大不同，因此將ITlC DRAM存儲(chǔ)器和NAND存儲(chǔ)器或者NOR存儲(chǔ)器集成在一起的難度很大，這就需要用另一塊芯片來作為NAND存儲(chǔ)器芯片或者NOR存儲(chǔ)芯片的加速芯片。
[0005]半浮柵晶體管是一種采用雙多晶硅柵的器件，在論文“A Sem1-Floating GateTransistor for Low-Voltage Ultrafast Memory and Sensing Operat1n, Science.341，640 (2013)”中記載，具有高速、高密度和低功耗的優(yōu)點(diǎn)。

【發(fā)明內(nèi)容】

[0006]鑒于上述現(xiàn)有技術(shù)存在的缺陷，本發(fā)明的目的是提出一種集成電路芯片及其制造方法，從而可以將半浮柵晶體管DRAM存儲(chǔ)器和NAND存儲(chǔ)器或者NOR存儲(chǔ)器集成在同一芯片上。
[0007]本發(fā)明的目的將通過以下技術(shù)方案得以實(shí)現(xiàn):
一種集成電路芯片，包括:
一個(gè)半導(dǎo)體襯底；
在所述半導(dǎo)體襯底上形成的半浮柵存儲(chǔ)器陣列和非易失性存儲(chǔ)器陣列；
用于連接所述半浮柵存儲(chǔ)器陣列和所述非易失性存儲(chǔ)器陣列的第一輸入輸出端和第二輸入輸出端。
[0008]優(yōu)選的，上述的一種集成電路芯片，其中:還包括用于控制所述半浮柵存儲(chǔ)器陣列與所述非易失性存儲(chǔ)器陣列之間的數(shù)據(jù)傳輸?shù)臄?shù)據(jù)控制電路。
[0009]優(yōu)選的，上述的一種集成電路芯片，其中:所述非易失性存儲(chǔ)器陣列為NAND存儲(chǔ)器陣列和NOR存儲(chǔ)器陣列中的任意一種。
[0010]優(yōu)選的，上述的一種集成電路芯片，其中:所述半浮柵存儲(chǔ)器陣列和所述非易失性存儲(chǔ)器陣列之間由淺溝槽隔離結(jié)構(gòu)隔離。
[0011]一種上述集成電路芯片的制造方法，包括以下步驟:
在具有第一種摻雜類型的半導(dǎo)體襯底內(nèi)形成具有第二種摻雜類型的摻雜阱；
在半導(dǎo)體襯底的表面生長第一層?xùn)沤橘|(zhì)層，并通過光刻工藝和刻蝕工藝在所述第一層?xùn)沤橘|(zhì)層中形成一個(gè)浮柵開口，所述浮柵開口位于所述具有第二種摻雜類型的摻雜阱之上；
覆蓋所形成的結(jié)構(gòu)淀積第一層多晶硅；
通過光刻工藝定義出用于隔離器件的淺溝槽隔離結(jié)構(gòu)的位置；
以光刻膠為掩膜刻蝕所述第一層多晶硅，并繼續(xù)刻蝕所述第一層?xùn)沤橘|(zhì)層和所述半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成淺溝槽，之后在所述淺溝槽內(nèi)形成絕緣層，所述絕緣層使得具有第二種摻雜類型的摻雜阱僅位于半浮柵存儲(chǔ)器的襯底區(qū)域內(nèi)；
進(jìn)行離子摻雜，使得位于半浮柵存儲(chǔ)器區(qū)域內(nèi)的所述第一層多晶硅具有第一種摻雜類型，位于非易失性存儲(chǔ)器內(nèi)的所述第一層多晶硅具有第二種摻雜類型；
通過光刻工藝和刻蝕工藝，刻蝕所述第一層多晶硅，分別形成半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第一層多晶硅柵，其中所述半浮柵存儲(chǔ)器的第一層多晶硅柵覆蓋整個(gè)或者部分所述浮柵開口，并通過所述浮柵開口與所述具有第二種摻雜類型的摻雜阱連接；
刻蝕掉暴露出的所述第一層?xùn)沤橘|(zhì)層；
覆蓋所形成的結(jié)構(gòu)形成第二層?xùn)沤橘|(zhì)層，并在第二層?xùn)沤橘|(zhì)層之上形成第二層多晶硅，然后通過光刻工藝和刻蝕工藝刻蝕所述第二層多晶硅，分別形成半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵，其中所述半浮柵存儲(chǔ)器的第二層多晶硅柵至少延伸至所述具有第二種摻雜類型的摻雜阱之上；
在所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的兩側(cè)分別形成柵極側(cè)墻，并沿著所述柵極側(cè)墻的邊沿刻蝕所述第二層?xùn)沤橘|(zhì)層，以露出所述半導(dǎo)體襯底；
在所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的兩側(cè)的所述半導(dǎo)體襯底內(nèi)形成器件的源區(qū)和漏區(qū)；
淀積鈍化層，并在所述鈍化層內(nèi)形成接觸孔和金屬電極。
[0012]一種上述集成電路芯片的制造方法，包括以下步驟:
在具有第一種摻雜類型的半導(dǎo)體襯底內(nèi)形成具有第二種摻雜類型的摻雜阱；
在半導(dǎo)體襯底的表面生長第一層?xùn)沤橘|(zhì)層，并通過光刻工藝和刻蝕工藝在所述第一層?xùn)沤橘|(zhì)層中形成一個(gè)浮柵開口，所述浮柵開口位于所述具有第二種摻雜類型的摻雜阱之上；
覆蓋所形成的結(jié)構(gòu)淀積第一層多晶硅；
通過光刻工藝定義出用于隔離器件的淺溝槽隔離結(jié)構(gòu)的位置；
以光刻膠為掩膜刻蝕所述第一層多晶硅，并繼續(xù)刻蝕所述第一層?xùn)沤橘|(zhì)層和所述半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成淺溝槽，之后在所述淺溝槽內(nèi)形成絕緣層，所述絕緣層使得具有第二種摻雜類型的摻雜阱僅位于所述半浮柵存儲(chǔ)器的襯底區(qū)域內(nèi)；
進(jìn)行離子摻雜，使得位于半浮柵存儲(chǔ)器區(qū)域內(nèi)的所述第一層多晶硅具有第一種摻雜類型，位于非易失性存儲(chǔ)器內(nèi)的所述第一層多晶硅具有第二種摻雜類型；
通過光刻工藝和刻蝕工藝，刻蝕位于所述具有第二種摻雜類型的摻雜阱之上的所述第一層多晶硅，刻蝕后的所述第一層多晶硅可以通過整個(gè)或者部分所述浮柵開口與所述具有第二種摻雜類型的摻雜阱連接；
刻蝕掉暴露出的所述第一層?xùn)沤橘|(zhì)層；
覆蓋所形成的結(jié)構(gòu)形成第二層?xùn)沤橘|(zhì)層，并在第二層?xùn)沤橘|(zhì)層之上形成第二層多晶硅，然后通過光刻工藝和刻蝕工藝刻蝕所述第二層多晶硅，分別形成半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵，其中所述半浮柵存儲(chǔ)器的第二層多晶硅柵延伸至所述具有第二種摻雜類型的摻雜阱之上；
沿著所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的邊沿，刻蝕掉暴露出的所述第二層?xùn)沤橘|(zhì)層，并繼續(xù)刻蝕掉暴露出的所述第一層多晶硅，刻蝕后剩余的所述第一層多晶硅分別形成半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第一層多晶硅柵，此時(shí)具有第二種摻雜類型的摻雜阱被部分刻蝕掉；
在所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的兩側(cè)分別形成柵極側(cè)墻，并沿著所述柵極側(cè)墻的邊沿刻蝕掉暴露出的所述第二層?xùn)沤橘|(zhì)層，以露出所述半導(dǎo)體襯底；
在所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的兩側(cè)的所述半導(dǎo)體襯底內(nèi)形成器件的源區(qū)和漏區(qū)；
淀積鈍化層，并在所述鈍化層內(nèi)形成接觸孔和金屬電極。
[0013]優(yōu)選的，上述集成電路芯片的制造方法，其中:所述第一種摻雜類型為η型，所述第二種摻雜類型為P型，或者，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
[0014]本發(fā)明的突出效果為:
本發(fā)明的一種集成電路芯片及其制造方法采用雙多晶硅柵的半浮柵存儲(chǔ)器，將半浮柵存儲(chǔ)器陣列和非易失性存儲(chǔ)器陣列集成在同一芯片上，簡化了制造工藝。用半浮柵存儲(chǔ)器陣列作為非易失性存儲(chǔ)器陣列的緩存，可以加快非易失性存儲(chǔ)器陣列的存儲(chǔ)速度。非易失性存儲(chǔ)器陣列的存儲(chǔ)密度高，半浮柵存儲(chǔ)器陣列的存儲(chǔ)速度快，將半浮柵存儲(chǔ)器陣列和非易失性存儲(chǔ)器陣列集成在同一芯片上，可以實(shí)現(xiàn)大容量、高速度的程式和數(shù)據(jù)存儲(chǔ)與操作。
[0015]以下便結(jié)合實(shí)施例附圖，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳述，以使本發(fā)明技術(shù)方案更易于理解、掌握。
【附圖說明】
[0016]圖1是現(xiàn)有技術(shù)的1T-1C DRAM存儲(chǔ)器的電路結(jié)構(gòu)示意圖；
圖2是本發(fā)明的一種集成電路芯片的一個(gè)實(shí)施例的