5，并通過光刻工藝定義出用于隔離器件的淺溝槽隔離結(jié)構(gòu)的位置，接著以光刻膠為掩膜刻蝕第一層多晶硅205，并繼續(xù)刻蝕暴露出的第一層?xùn)沤橘|(zhì)層203和半導(dǎo)體襯底200，在半導(dǎo)體襯底200內(nèi)形成淺溝槽，之后在淺溝槽內(nèi)形成絕緣層300，絕緣層300使得具有第二種摻雜類型的摻雜阱202僅位于半浮柵存儲(chǔ)器的襯底區(qū)域內(nèi)。接著進(jìn)行離子摻雜，使得位于半浮柵存儲(chǔ)器區(qū)域內(nèi)的第一層多晶娃205具有第一種摻雜類型,而位于非易失性存儲(chǔ)器內(nèi)的第一層多晶硅205具有第二種摻雜類型。
[0033]接下來，通過光刻工藝和刻蝕工藝，刻蝕位于具有第二種摻雜類型的摻雜阱202之上的第一層多晶硅205，刻蝕后的第一層多晶硅205可以通過整個(gè)或者部分浮柵開口 204與具有第二種摻雜類型的摻雜阱202連接，其中，位于摻雜阱202之上的第一層多晶硅205覆蓋整個(gè)浮柵開口 204的結(jié)構(gòu)如圖1la所示，位于摻雜阱202之上的第一層多晶硅205覆蓋部分浮柵開口 204的結(jié)構(gòu)如圖1lb所示。
[0034]接下來，以圖1lb所示的結(jié)構(gòu)為例，刻蝕掉暴露出的第一層?xùn)沤橘|(zhì)層203，然后覆蓋所形成的結(jié)構(gòu)形成第二層?xùn)沤橘|(zhì)層207，并在第二層?xùn)沤橘|(zhì)層207之上形成第二層多晶硅，然后通過光刻工藝和刻蝕工藝刻蝕第二層多晶硅，分別形成半浮柵存儲(chǔ)器的第二層多晶硅柵208a和非易失性存儲(chǔ)器的第二層多晶硅柵208b。其中，半浮柵存儲(chǔ)器的第二層多晶硅柵208a延伸至具有第二種摻雜類型的摻雜阱202之上，如圖12所示。
[0035]接下來，沿著半浮柵存儲(chǔ)器的第二層多晶硅柵208a和非易失性存儲(chǔ)器的第二層多晶硅柵208b的邊沿，刻蝕掉暴露出的第二層?xùn)沤橘|(zhì)層207和第一層多晶硅205，此時(shí)具有第二種摻雜類型的摻雜阱202會(huì)被部分刻蝕掉，刻蝕后剩余的第一層多晶硅分別形成半浮柵存儲(chǔ)器的第一層多晶娃柵205a和非易失性存儲(chǔ)器的第一層多晶娃柵205b,如圖13所
/Jn ο
[0036]最后，在半浮柵存儲(chǔ)器的第二層多晶硅柵208a以及非易失性存儲(chǔ)器的第二層多晶硅柵208b的兩側(cè)分別形成柵極側(cè)墻209，并沿著柵極側(cè)墻209的邊沿刻蝕第二層?xùn)沤橘|(zhì)層207以露出半導(dǎo)體襯底200，然后在半浮柵存儲(chǔ)器的第二層多晶硅柵208a的兩側(cè)的半導(dǎo)體襯底200內(nèi)形成半浮柵存儲(chǔ)器的第一源區(qū)210和第一漏區(qū)211，以及在非易失性存儲(chǔ)器的第二層多晶硅柵208b的兩側(cè)的半導(dǎo)體襯底200內(nèi)形成非易失性存儲(chǔ)器的第二源區(qū)212和第二漏區(qū)213，最后淀積鈍化層311，并在鈍化層311內(nèi)形成接觸孔和金屬電極312，如圖14所示。
[0037]本發(fā)明尚有多種實(shí)施方式，凡采用等同變換或者等效變換而形成的所有技術(shù)方案，均落在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種集成電路芯片，其特征在于，包括: 一個(gè)半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成的半浮柵存儲(chǔ)器陣列和非易失性存儲(chǔ)器陣列； 用于連接所述半浮柵存儲(chǔ)器陣列和所述非易失性存儲(chǔ)器陣列的第一輸入輸出端和第二輸入輸出端。
2.根據(jù)權(quán)利要求1所述的一種集成電路芯片，其特征在于:還包括用于控制所述半浮柵存儲(chǔ)器陣列與所述非易失性存儲(chǔ)器陣列之間的數(shù)據(jù)傳輸?shù)臄?shù)據(jù)控制電路。
3.根據(jù)權(quán)利要求1所述的一種集成電路芯片，其特征在于:所述非易失性存儲(chǔ)器陣列為NAND存儲(chǔ)器陣列和NOR存儲(chǔ)器陣列中的任意一種。
4.根據(jù)權(quán)利要求1所述的一種集成電路芯片，其特征在于:所述半浮柵存儲(chǔ)器陣列和所述非易失性存儲(chǔ)器陣列之間由淺溝槽隔離結(jié)構(gòu)隔離。
5.一種根據(jù)權(quán)利要求1所述的集成電路芯片的制造方法，其特征在于:包括以下步驟: 在具有第一種摻雜類型的半導(dǎo)體襯底內(nèi)形成具有第二種摻雜類型的摻雜阱； 在半導(dǎo)體襯底的表面生長(zhǎng)第一層?xùn)沤橘|(zhì)層，并通過光刻工藝和刻蝕工藝在所述第一層?xùn)沤橘|(zhì)層中形成一個(gè)浮柵開口，所述浮柵開口位于所述具有第二種摻雜類型的摻雜阱之上； 覆蓋所形成的結(jié)構(gòu)淀積第一層多晶硅； 通過光刻工藝定義出用于隔離器件的淺溝槽隔離結(jié)構(gòu)的位置； 以光刻膠為掩膜刻蝕所述第一層多晶硅，并繼續(xù)刻蝕所述第一層?xùn)沤橘|(zhì)層和所述半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成淺溝槽，之后在所述淺溝槽內(nèi)形成絕緣層，所述絕緣層使得具有第二種摻雜類型的摻雜阱僅位于半浮柵存儲(chǔ)器的襯底區(qū)域內(nèi)； 進(jìn)行離子摻雜，使得位于半浮柵存儲(chǔ)器區(qū)域內(nèi)的所述第一層多晶硅具有第一種摻雜類型，位于非易失性存儲(chǔ)器內(nèi)的所述第一層多晶硅具有第二種摻雜類型； 通過光刻工藝和刻蝕工藝，刻蝕所述第一層多晶硅，分別形成半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第一層多晶硅柵，其中所述半浮柵存儲(chǔ)器的第一層多晶硅柵覆蓋整個(gè)或者部分所述浮柵開口，并通過所述浮柵開口與所述具有第二種摻雜類型的摻雜阱連接； 刻蝕掉暴露出的所述第一層?xùn)沤橘|(zhì)層； 覆蓋所形成的結(jié)構(gòu)形成第二層?xùn)沤橘|(zhì)層，并在第二層?xùn)沤橘|(zhì)層之上形成第二層多晶硅，然后通過光刻工藝和刻蝕工藝刻蝕所述第二層多晶硅，分別形成半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵，其中所述半浮柵存儲(chǔ)器的第二層多晶硅柵至少延伸至所述具有第二種摻雜類型的摻雜阱之上； 在所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的兩側(cè)分別形成柵極側(cè)墻，并沿著所述柵極側(cè)墻的邊沿刻蝕所述第二層?xùn)沤橘|(zhì)層，以露出所述半導(dǎo)體襯底； 在所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的兩側(cè)的所述半導(dǎo)體襯底內(nèi)形成器件的源區(qū)和漏區(qū)； 淀積鈍化層，并在所述鈍化層內(nèi)形成接觸孔和金屬電極。
6.一種根據(jù)權(quán)利要求1所述的集成電路芯片的制造方法，其特征在于，包括以下步驟: 在具有第一種摻雜類型的半導(dǎo)體襯底內(nèi)形成具有第二種摻雜類型的摻雜阱； 在半導(dǎo)體襯底的表面生長(zhǎng)第一層?xùn)沤橘|(zhì)層，并通過光刻工藝和刻蝕工藝在所述第一層?xùn)沤橘|(zhì)層中形成一個(gè)浮柵開口，所述浮柵開口位于所述具有第二種摻雜類型的摻雜阱之上； 覆蓋所形成的結(jié)構(gòu)淀積第一層多晶硅； 通過光刻工藝定義出用于隔離器件的淺溝槽隔離結(jié)構(gòu)的位置； 以光刻膠為掩膜刻蝕所述第一層多晶硅，并繼續(xù)刻蝕所述第一層?xùn)沤橘|(zhì)層和所述半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成淺溝槽，之后在所述淺溝槽內(nèi)形成絕緣層，所述絕緣層使得具有第二種摻雜類型的摻雜阱僅位于所述半浮柵存儲(chǔ)器的襯底區(qū)域內(nèi)； 進(jìn)行離子摻雜，使得位于半浮柵存儲(chǔ)器區(qū)域內(nèi)的所述第一層多晶硅具有第一種摻雜類型，位于非易失性存儲(chǔ)器內(nèi)的所述第一層多晶硅具有第二種摻雜類型； 通過光刻工藝和刻蝕工藝，刻蝕位于所述具有第二種摻雜類型的摻雜阱之上的所述第一層多晶硅，刻蝕后的所述第一層多晶硅可以通過整個(gè)或者部分所述浮柵開口與所述具有第二種摻雜類型的摻雜阱連接； 刻蝕掉暴露出的所述第一層?xùn)沤橘|(zhì)層； 覆蓋所形成的結(jié)構(gòu)形成第二層?xùn)沤橘|(zhì)層，并在第二層?xùn)沤橘|(zhì)層之上形成第二層多晶硅，然后通過光刻工藝和刻蝕工藝刻蝕所述第二層多晶硅，分別形成半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵，其中所述半浮柵存儲(chǔ)器的第二層多晶硅柵延伸至所述具有第二種摻雜類型的摻雜阱之上； 沿著所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的邊沿，刻蝕掉暴露出的所述第二層?xùn)沤橘|(zhì)層，并繼續(xù)刻蝕掉暴露出的所述第一層多晶硅，刻蝕后剩余的所述第一層多晶硅分別形成半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第一層多晶硅柵，此時(shí)具有第二種摻雜類型的摻雜阱被部分刻蝕掉； 在所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的兩側(cè)分別形成柵極側(cè)墻，并沿著所述柵極側(cè)墻的邊沿刻蝕掉暴露出的所述第二層?xùn)沤橘|(zhì)層，以露出所述半導(dǎo)體襯底； 在所述半浮柵存儲(chǔ)器和非易失性存儲(chǔ)器的第二層多晶硅柵的兩側(cè)的所述半導(dǎo)體襯底內(nèi)形成器件的源區(qū)和漏區(qū)； 淀積鈍化層，并在所述鈍化層內(nèi)形成接觸孔和金屬電極。
7.根據(jù)權(quán)利要求5或6所述的任意一種集成電路芯片的制造方法，其特征在于:所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或者，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
【專利摘要】本發(fā)明揭示了一種集成電路芯片及其制造方法，包括一個(gè)半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的半浮柵存儲(chǔ)器陣列和非易失性存儲(chǔ)器陣列；用于連接所述半浮柵存儲(chǔ)器陣列和所述非易失性存儲(chǔ)器陣列的第一輸入輸出端和第二輸入輸出端。本發(fā)明將半浮柵存儲(chǔ)器陣列和非易失性存儲(chǔ)器陣列集成在同一芯片上，將半浮柵存儲(chǔ)器陣列作為非易失性存儲(chǔ)器陣列的緩存，可以加快非易失性存儲(chǔ)器陣列的存儲(chǔ)速度，實(shí)現(xiàn)大容量、高速度的程式和數(shù)據(jù)存儲(chǔ)與操作。
【IPC分類】H01L27-105, H01L21-8239
【公開號(hào)】CN104576646
【申請(qǐng)?zhí)枴緾N201310472506
【發(fā)明人】劉磊, 龔軼, 劉偉, 尹海洲
【申請(qǐng)人】蘇州東微半導(dǎo)體有限公司
【公開日】2015年4月29日
【申請(qǐng)日】2013年10月11日