i基板上成膜與 上述同一組成的薄膜40nm的試樣。
[011引 X射線源；A1K曰
[0113] X射線輸出功率；350W
[0114] 光電子出射角；20°
[0115] 如上述該樣成膜氧化物半導體層4后，通過光刻和濕蝕刻進行圖案化。作為濕蝕 刻液，使用作為氧化物半導體用的草酸系濕蝕刻液的關東化學制"IT0-07N"。
[0116] 如上述該樣使氧化物半導體層4圖案化后，為了使氧化物半導體層的膜質提高， 進行預退火處理。預退火處理在水蒸氣中、大氣壓下，W 350°C進行60分鐘。
[0117] 接著，為了保護氧化物半導體層4的表面，形成由Si化形成的蝕刻阻擋層9 (膜厚 lOOnm)。詳細地說，使用Samco制"PD-22(ML"，用等離子體CVD法成膜。在本實施例中，使 用W氮稀釋的馬0和Si&的混合氣體作為載氣，按W下的條件成膜。
[011引成膜溫度；230°C [0119]氣壓；133化
[0120] 成膜功率密度；1. 1 W/cm2
[0121] SiH/NaO的流量比（體積比）：0. 04
[0122] 如此一來，對于形成的蝕刻阻擋層9,為了取得氧化物半導體層4和源-漏電極5 的接觸，在進行光刻后，通過反應離子蝕刻法巧IE)，進行電極形成用的圖案化。
[0123] 接著，使用純Mo，通過DC瓣射法形成源-漏電極5。具體來說，與前述的柵電極同 樣，成膜源-漏電極用Mo薄膜（膜厚為lOOnm)后，通過光刻進行源-漏電極的圖案化。
[0124] 如此形成源-漏電極5之后，為了保護氧化物半導體層4,形成保護膜6。作為保護 膜6,使用Si〇2 (膜厚lOOnm)和SiN(膜厚150nm)的層疊膜（合計膜厚250nm)。上述Si〇2 和SiN的形成，使用Samco制"PD-220化"，用等離子體CVD法進行。在本實施例中，依次形成 Si〇2膜和SiN膜。SiO 2膜的形成中使用N 2〇和SiH4的混合氣體，SiN膜的形成中使用SiH 4、 馬、N&的混合氣體。無論哪種情況下，成膜功率密度均為0. 32W/cm 2,成膜溫度為150°C。
[0125] 接著通過光刻和干蝕刻，在保護膜6中形成用于晶體管特性評價用探測的接觸孔 7,從而得到圖1的TFT。
[0126] 對于如此得到的各TFT, W如下方式評價應力耐受性。
[0127] (1)施加負偏壓的應力耐受性（NBTS)的評價
[0128] 在本實施例中，進行對柵電極施加負偏壓的應力施加試驗。應力施加條件如下。
[0129] ?源電壓；0V
[0130] ?漏電壓；10V
[0131] ?柵電壓；-20V
[0132] .基板溫度；60°C
[0133] ?應力施加時間；2小時
[0134] 在本實施例中，設2小時的應力施加下的闊值電壓的變動值為闊值電壓偏移量 A Vth，在 NBTS 中 A Vth < 5. 0V 的為合格。
[013引 0)光照射+施加負偏壓的應力耐受性（LNBT巧的評價
[0136] 在本實施例中，模擬實際的液晶面板驅動時的環(huán)境（應力），進行一邊對試樣照射 光（白色光），一邊對柵電極持續(xù)施加負偏壓的應力施加試驗。應力施加條件如下。光源模 擬液晶顯示器的背光而使用白色LED。
[0137] ?源電壓；0V
[0138] ?漏電壓；10V
[0139] ?柵電壓；-20V
[0140] ?基板溫度；6(TC
[0141] ?應力施加時間；2小時
[014引?光源：白色 L邸(PHILIPS 社制 LED LXHkPWOl) 25000nit
[0143] 在本實施例中，設2小時的應力施加下的闊值電壓的變動值為闊值電壓偏移量 A Vth, LNBTS 中的 A Vth < 5. 0V 的為合格。
[0144] C3)SS值的測量
[0145] SS值是使漏電流增加一個數量級所需要的柵電壓的最小值。本實施例中，測量進 行上述（2)的應力試驗（LNBT巧時的SS值，SS值< 0. 55V/decade的為合格。
[0146] (4)通態(tài)電流（A Ion)的測量
[0147] 所謂通態(tài)電流（A Ion)，就是在柵電壓為30V的漏電流下，晶體管接通狀態(tài)時的電 流值。在本實施例中，分別測量上述似的應力試驗（LNBT巧前后的通態(tài)電流，應力試驗前 后，其減少量Alon(絕對值）低于10%的為合格（A)，10%W上的為不合格炬）。
[0148] 該些結果一并顯示在表1?表4中。還有，各表的氣體流量比表示各氣體的實際 的流量（seem)。
[0149] 還有，各表的最右欄中設有"判定"一欄，滿足全部上述特性的標記"A"，任意一個 不滿足的標記"B"，滿足全部上述特性，但有其他問題的標記"C"。
[0巧0]【表1】
[0151]
【主權項】
1. 一種薄膜晶體管，其特征在于，具備柵電極、用于溝道層的氧化物半導體層、配置在 柵電極和溝道層之間的柵極絕緣膜， 構成所述氧化物半導體層的金屬元素是從In、Ga、Zn和Sn所構成的組中選擇的至少一 種，其中不包括構成所述氧化物半導體層的金屬元素由Sn與In和/或Zn構成的情況，并 且 與所述氧化物半導體層直接接觸的所述柵極絕緣膜中的氫濃度被控制在4原子％以 下。
2. 根據權利要求1所述的薄膜晶體管，其中，構成所述氧化物半導體層的金屬元素是 In、Ga 和 Zn， 在所述氧化物半導體層中，將各金屬元素相對于除去氧的全部金屬元素的原子百分比 含量分別設為[In]、[Ga]和[Zn]時，滿足 25彡[In]彡45, 25彡[Ga]彡45,15彡[Zn]彡35的關系。
3. 根據權利要求1所述的薄膜晶體管，其中，構成所述氧化物半導體層的金屬元素是 In、Ga、Zn 和 Sn， 在所述氧化物半導體層中，將各金屬元素相對于除去氧的全部金屬元素的原子百分比 含量分別設為[In]、[Ga]、[Zn]和[Sn]時，滿足 10 彡[In]彡 25, 5 彡[Ga]彡 20,40 彡[Zn]彡 60, 5 彡[Sn]彡 25 的關系。
4. 根據權利要求1所述的薄膜晶體管，其中，構成所述氧化物半導體層的金屬元素是 In、Ga、Zn 和 Sn， 在所述氧化物半導體層中，將各金屬元素相對于除去氧的全部金屬元素的原子百分比 含量分別設為[In]、[Ga]、[Zn]和[Sn]時，滿足 15 彡[In]彡 25,10 彡[Ga]彡 20,45 彡[Zn]彡 65, 5 彡[Sn]彡 15 的關系。
5. 根據權利要求1所述的薄膜晶體管，其中，構成所述氧化物半導體層的金屬元素是 In、Ga 和 Sn， 在所述氧化物半導體層中，將各金屬元素相對于除去氧的全部金屬元素的原子百分比 含量分別設為[In]、[Ga]和[Sn]時，滿足 30彡[In]彡50, 20彡[Ga]彡30, 25彡[Sn]彡45的關系。
6. 根據權利要求1所述的薄膜晶體管，其中，所述柵極絕緣膜具有單層結構或兩層以 上的層疊結構， 在具有所述層疊結構的情況下，與所述氧化物半導體層直接接觸的層中的氫濃度被控 制在4原子％以下。
7. -種顯示裝置，其中，具備權利要求1?6中任一項所述的薄膜晶體管。
【專利摘要】本發(fā)明提供一種在具備氧化物半導體層薄膜的薄膜晶體管中，對于光或偏壓應力等，閾值電壓的變化量小且應力耐受性優(yōu)異的薄膜晶體管。本發(fā)明的薄膜晶體管是具備柵電極、用于溝道層的氧化物半導體層、配置在柵電極與溝道層之間的柵極絕緣膜的薄膜晶體管，其中，構成氧化物半導體層的金屬元素是從In、Ga、Zn和Sn所構成的組中選擇的至少一種(其中，構成所述氧化物半導體層的金屬元素由Sn與In和/或Zn構成的除外。)，并且與所述氧化物半導體層直接接觸的柵極絕緣膜中的氫濃度控制在4原子％以下。
【IPC分類】H01L29-786, H01L21-316, H01L21-336
【公開號】CN104620365
【申請?zhí)枴緾N201380044401
【發(fā)明人】三木綾, 森田晉也, 后藤裕史, 釘宮敏洋, 田尾博昭, 廣瀨研太
【申請人】株式會社神戶制鋼所
【公開日】2015年5月13日
【申請日】2013年8月30日
【公告號】US20150171221, WO2014034872A1