制作FinFET的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種制作Finfet的方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件尺寸的不斷縮小是推動(dòng)集成電路制造技術(shù)改進(jìn)的主要因素。由于調(diào)整柵氧化物層的厚度和源/漏極的結(jié)深度的限制，很難將常規(guī)的平面MOSFET器件縮小至32nm以下的工藝，因此，已經(jīng)開發(fā)出多柵極場(chǎng)效應(yīng)晶體管(Mult1-Gate M0SFET)。
[0003]典型的多柵極場(chǎng)效應(yīng)晶體管為FinFET (鰭形場(chǎng)效應(yīng)晶體管)，它使得器件的尺寸更小，性能更高。FinFET包括狹窄而獨(dú)立的鰭片，鰭片在半導(dǎo)體襯底的表面延伸，例如，刻蝕到半導(dǎo)體襯底的硅層中。FinFET的溝道形成在該鰭片中，且鰭片之上及兩側(cè)帶有柵極。
[0004]FinFET上可能會(huì)同時(shí)設(shè)置有用于PMOS晶體管和用于NMOS晶體管的鰭片。然而，PMOS晶體管是空穴遷移型晶體管，而NMOS晶體管是電子遷移型晶體管，PMOS晶體管的遷移率較低。因此，為了電流匹配，需要提高PMOS晶體管的遷移率。
[0005]現(xiàn)有技術(shù)中提高PMOS晶體管的遷移率主要通過(guò)將用于NMOS晶體管的鰭片和用于PMOS晶體管的鰭片的高度或數(shù)量設(shè)置為不同，例如將用于PMOS晶體管的鰭片的高度設(shè)置為高于用于NMOS晶體管的鰭片的高度，或者將用于PMOS晶體管的鰭片的數(shù)量設(shè)置為多于用于NMOS晶體管的鰭片的數(shù)量。然而，這樣會(huì)使PMOS晶體管面積增大。
[0006]因此，有必要提出一種制作Finfet的方法，以解決現(xiàn)有技術(shù)中存在的問(wèn)題。

【發(fā)明內(nèi)容】

[0007]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡(jiǎn)化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0008]為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提出了一種制作FinFET的方法，包括:a)提供SOI襯底，所述SOI襯底包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底上的掩埋絕緣層以及位于所述掩埋絕緣層上的Si層；b)對(duì)所述Si層進(jìn)行刻蝕至露出所述掩埋絕緣層，以形成用于NMOS晶體管的第一鰭片和用于PMOS晶體管的第二鰭片；c)形成僅覆蓋所述第二鰭片的反應(yīng)層，所述反應(yīng)層中包括Ge ；以及d)執(zhí)行Ge凝結(jié)工藝，以使Ge從所述反應(yīng)層中擴(kuò)散到所述第二鰭片中。
[0009]優(yōu)選地，所述Ge凝結(jié)工藝包括在氧氣的氣氛中使所述c)步驟獲得的器件保持在凝結(jié)溫度。
[0010]優(yōu)選地，所述凝結(jié)溫度大于或等于1000°C。
[0011]優(yōu)選地，所述反應(yīng)層為SiGe材料層。
[0012]優(yōu)選地，所述反應(yīng)層中Ge的含量為20-80%。
[0013]優(yōu)選地,所述反應(yīng)層的厚度為2nm-50nm。
[0014]優(yōu)選地，所述c)步驟包括:在所述掩埋絕緣層上以及所述第一鰭片和所述第二鰭片上形成掩膜層；采用刻蝕工藝去除所述掩膜層的覆蓋所述第二鰭片的部分；采用外延法在所述第二鰭片上形成所述反應(yīng)層。
[0015]優(yōu)選地，所述方法在所述d)步驟之后還包括:去除所述掩膜層和執(zhí)行所述Ge凝結(jié)工藝之后的反應(yīng)層。
[0016]優(yōu)選地，采用SiCoNi預(yù)清工藝去除所述掩膜層和所述執(zhí)行所述Ge凝結(jié)工藝之后的反應(yīng)層。
[0017]優(yōu)選地，所述掩膜層包括氮化物和/或氧化物。
[0018]根據(jù)本發(fā)明的制作FinFET的方法，通過(guò)Ge凝結(jié)工藝可以在用于PMOS晶體管的第二鰭片中加入Ge，而不會(huì)對(duì)用于NMOS晶體管的第一鰭片產(chǎn)生任何影響，提高了 PMOS晶體管的遷移率。
【附圖說(shuō)明】
[0019]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中，
[0020]圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的一種制作FinFET的方法的流程圖；以及
[0021]圖2A-2G為根據(jù)圖1所示的流程圖所形成的半導(dǎo)體器件的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0022]接下來(lái)，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實(shí)施例。但是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0023]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其他元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?br>[0024]根據(jù)本發(fā)明的一個(gè)方面，提供一種制作FinFET的方法。下面結(jié)合圖1的流程圖以及圖2A-2G的半導(dǎo)體器件結(jié)構(gòu)示意圖對(duì)本發(fā)明的制作FinFET的方法進(jìn)行詳細(xì)說(shuō)明。
[0025]執(zhí)行步驟SllO:提供SOI襯底，所述SOI襯底包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底上的掩埋絕緣層以及位于所述掩埋絕緣層上的Si層。
[0026]如圖2A所示，提供SOI襯底200。SOI襯底200包括半導(dǎo)體襯底210、位于半導(dǎo)體襯底210上的掩埋絕緣層220以及位于掩埋層上的Si層230。半導(dǎo)體襯底210中可能會(huì)形成有其他結(jié)構(gòu)，為了簡(jiǎn)化，此處僅以一空白矩形來(lái)表示半導(dǎo)體襯底210。
[0027]在半導(dǎo)體襯底210上形成有掩埋絕緣層220。在正常操作期間，掩埋絕緣層220有助于起到鰭片之間的隔離作用，此外還能夠減小寄生的結(jié)電容，進(jìn)而提高器件的速度。掩埋絕緣層220可以包括氧化物、氮化物或者氧氮化物。優(yōu)選地,掩埋絕緣層220為掩埋氧化物(Buried Oxide)層。掩埋絕緣層220可以包括一個(gè)層或者具有相同或者不同組分的多個(gè)層。
[0028]在掩埋絕緣層220上形成有Si層230。Si層230用于經(jīng)后續(xù)的光刻工藝形成FinFET器件的鰭片。優(yōu)選地，Si層為110面的硅。Si (110)面由于特殊的重構(gòu)現(xiàn)象而具有強(qiáng)烈的各向異性，可以利用Si的各向異性刻蝕在Si層230中形成期望的結(jié)構(gòu)。
[0029]執(zhí)行步驟S120:對(duì)Si層進(jìn)行刻蝕至露出掩埋絕緣層，以形成用于NMOS晶體管的第一鰭片和用于PMOS晶體管的第二鰭片。
[0030]如圖2B所示，對(duì)圖2A中的Si層230進(jìn)行刻蝕至露出掩埋絕緣層220，以形成用于NMOS晶體管的第一鰭片240和用于PMOS晶體管的第二鰭片250。第一鰭片240和第二鰭片250可以通過(guò)例如光刻的方法形成。具體地，可以在Si層230上形成光刻膠層，其中光刻膠層中具有對(duì)應(yīng)于第一鰭片240和第二鰭片250的圖案。然后，以光刻膠層為掩膜，對(duì)Si層230進(jìn)行刻蝕至露出掩埋絕緣層220，以在Si層230中形成第一鰭片240和第二鰭片250。當(dāng)然，在光刻過(guò)程中，為了減小曝光過(guò)程中光在光刻膠層的下表面的反射，使曝光的大部分能量都被光刻膠吸收，可以在光刻膠層與Si層230之間設(shè)置抗反射涂層。另外，為了保證在圖案轉(zhuǎn)移過(guò)程中圖案的準(zhǔn)確性，還可以在Si層230與抗反射涂層之間設(shè)置硬掩膜層(例如，SiN, S1N, SiC)。光刻時(shí)，先將光刻膠層中的圖案轉(zhuǎn)移到抗反射涂層和硬掩膜層上，然后以抗反射涂層和硬掩膜層為掩膜對(duì)Si層230進(jìn)行刻蝕，以在Si層中形成準(zhǔn)確的第一鰭片240和第二鰭片250。
[0031]執(zhí)行步驟S130:形成僅覆蓋第二鰭片的反應(yīng)層，該反應(yīng)層中包括Ge。
[0032]如圖2E所示，形成反應(yīng)層270。反應(yīng)層270的厚度優(yōu)選地可以為2nm_50nm。反應(yīng)層270僅覆蓋第二鰭片250。該反應(yīng)層270中包括Ge。應(yīng)當(dāng)注意，反應(yīng)層270不僅可以包括純Ge層，也可以包括SiGe材料層。當(dāng)反應(yīng)層270為SiGe材料層時(shí)，在接下來(lái)的Ge凝結(jié)工藝(后文將要詳細(xì)描述)中，反應(yīng)層270中的Si元素被消耗而形成Si02。在根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，SiGe材料層中的Ge的含量為20_80%。
[0033]應(yīng)當(dāng)注意的是，反應(yīng)層270僅僅覆蓋第二鰭片250，而不覆蓋第一鰭片240。因此，在反應(yīng)層270的制作過(guò)程中