，需要保證第一鰭片240不會被反應層270覆蓋。根據(jù)本發(fā)明的一個優(yōu)選實施例，可以在形成反應層270之前，在第一鰭片240上形成保護層，例如硬掩膜層，以使隨后形成的反應層270僅覆蓋在第二鰭片250上。下面將詳細介紹該優(yōu)選的形成保護層270的方法。
[0034]首先，如圖2C所示，在掩埋層220上以及第一鰭片240和第二鰭片250上形成掩膜層260。掩膜層260例如是采用化學氣相沉積、物理氣相沉積等方法形成的。掩膜層260可以為氮化物和/或氧化物。例如，掩膜層260可以為SiN。
[0035]其次，如圖2D所示，采用刻蝕工藝去除掩膜層260的覆蓋第二鰭片250的部分，以露出第二鰭片250。在掩埋層220上還具有其他需要保護的器件時，掩膜層260還可以覆蓋這些器件，因此，掩膜層260至少覆蓋第一鰭片240，但暴露第二鰭片250?？涛g工藝可以采用傳統(tǒng)的光刻工藝。具體地，在掩膜層260上形成一層光刻膠層,光刻膠層上形成有對應露出第二鰭片250的圖案。通過曝光、顯影以及刻蝕將光刻膠層上的圖案轉(zhuǎn)移到掩膜層260中，以露出第二鰭片250。
[0036]然后，如圖2E所示，在第二鰭片250上形成反應層270。在該優(yōu)選實施例中，反應層270可以通過外延法生長，以使反應層270僅覆蓋在第二鰭片250上。該反應層270僅形成在第二鰭片250上，而第一鰭片240上由于有掩膜層260的保護，不會形成反應層。
[0037]當然，以上僅示例性地詳細描述了形成僅覆蓋第二鰭片250的反應層270的一種工藝，本領域技術(shù)人員可以根據(jù)實際情況采用其他合適的工藝制作反應層270，只需滿足反應層270僅覆蓋第二鰭片250即可。例如，可以在形成覆蓋第一鰭片240和第二鰭片250的反應層(未示出)之后，將反應層覆蓋第一鰭片240的部分去除。
[0038]形成反應層270之后，接下來，執(zhí)行步驟S140:執(zhí)行Ge凝結(jié)工藝，以使Ge從反應層中擴散到第二鰭片中。
[0039]為了提高PMOS晶體管的遷移率，在本發(fā)明提供的方法中，可以通過在用于PMOS晶體管的第二鰭片250中加入Ge來提高PMOS晶體管的遷移率。
[0040]具體地，可以如圖2F所示地，執(zhí)行Ge凝結(jié)工藝，以使Ge從反應層270中擴散到第二鰭片250中。優(yōu)選地，Ge凝結(jié)工藝可以包括在氧氣的氣氛中使器件保持在凝結(jié)溫度。例如，Ge凝結(jié)工藝可以在包含氧氣的干燥氣體中進行。凝結(jié)溫度大于或等于1000°C，例如凝結(jié)溫度可以為1000°c、1100°c、120(rc、130(rc等。在此過程中，第二鰭片250中的硅(步驟SllO中SOI襯底200上的Si層230提供)在氧化中被消耗。反應層270中的硅(當反應層270為SiGe材料層時)也會在氧化中被消耗。氧化使得反應層270最終形成氧化層270’。而在此過程中，反應層270中的Ge則可以凝結(jié)到第二鰭片250中，從而形成包括Ge的第二鰭片250’。氧化的時間可以根據(jù)實際情況中第二鰭片250’所需要的Ge的組分以及第二鰭片250的待提聞的遷移率等因素而決定。
[0041 ] 至此，通過Ge凝結(jié)工藝將反應層270中的Ge轉(zhuǎn)移到第二鰭片250中，形成了包括Ge的第二鰭片250’，提高了 PMOS晶體管的遷移率。此時，包括Ge的第二鰭片250’上可能還附著有Ge凝結(jié)工藝過程中形成的反應層，該反應層主要為氧化物層270’。此外，在制作過程中，為了避免反應層270覆蓋第一鰭片240，可能會如根據(jù)本發(fā)明一個優(yōu)選實施例地在第一鰭片240上覆蓋有硬掩膜層260，如圖2F所示。因此優(yōu)選地，如圖2G所示，還需要去除掩膜層260和執(zhí)行Ge凝結(jié)工藝之后的反應層270’。
[0042]去除硬掩膜層260和執(zhí)行Ge凝結(jié)工藝之后的反應層270’的方法可以采用濕法刻蝕。例如，當硬掩膜層260為氮化物時，可以采用磷酸去除硬掩膜層260 ;當在氧氣的氛圍下進行Ge凝結(jié)工藝時，可以采用稀釋的氫氟酸去除Ge凝結(jié)工藝之后的反應層270’。這需要對這兩部分分別去除。在根據(jù)本發(fā)明的一個優(yōu)選實施例中，可以采用干法刻蝕的方法去除硬掩膜層260和執(zhí)行Ge凝結(jié)工藝之后的反應層270’。優(yōu)選地，可以采用SiCoNi預清工藝去除掩膜層260和執(zhí)行Ge凝結(jié)工藝之后的反應層270’。具體地，SiCoNi預清工藝包括即3/順3遠程電漿刻蝕和原位退火兩個步驟。首先，在即3/順3遠程電漿刻蝕過程中，溫度嚴格控制在35°C，低功率的電漿將和NF3和NH3轉(zhuǎn)變成氟化氨(NH4F)和二氟化氨(NH4HF2X氟化物優(yōu)先與氧化物反應，形成六氟硅氨((NH4)2SiF6X這種硅酸鹽可以在70°C以上的環(huán)境中升華。其次，原位退火使六氟娃氨((NH4)2SiF6)分解為氣態(tài)的氣態(tài)的四氟化娃(SiF4)、氨氣(NH3)和氟化氫(HF)，并被抽去。通過SiCoNi預清工藝可以一步去除掩膜層260和執(zhí)行Ge凝結(jié)工藝之后的反應層270’。
[0043]綜上所述，根據(jù)本發(fā)明的制作FinFET的方法，通過Ge凝結(jié)工藝可以在用于PMOS晶體管的第二鰭片250中加入Ge，而不會對用于NMOS晶體管的第一鰭片240產(chǎn)生任何影響，提高了 PMOS晶體管的遷移率。
[0044]本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【主權(quán)項】
1.一種制作FinFET的方法，包括: a)提供SOI襯底，所述SOI襯底包括半導體襯底、位于所述半導體襯底上的掩埋絕緣層以及位于所述掩埋絕緣層上的Si層； b)對所述Si層進行刻蝕至露出所述掩埋絕緣層，以形成用于NMOS晶體管的第一鰭片和用于PMOS晶體管的第二鰭片； c)形成僅覆蓋所述第二鰭片的反應層，所述反應層中包括Ge;以及 d)執(zhí)行Ge凝結(jié)工藝，以使Ge從所述反應層中擴散到所述第二鰭片中。
2.如權(quán)利要求1所述的方法，其特征在于，所述Ge凝結(jié)工藝包括在氧氣的氣氛中使所述c)步驟獲得的器件保持在凝結(jié)溫度。
3.如權(quán)利要求2所述的方法，其特征在于，所述凝結(jié)溫度大于或等于1000°C。
4.如權(quán)利要求1所述的方法，其特征在于，所述反應層為SiGe材料層。
5.如權(quán)利要求4所述的方法，其特征在于，所述反應層中Ge的含量為20-80%。
6.如權(quán)利要求1所述的方法，其特征在于，所述反應層的厚度為2nm-50nm。
7.如權(quán)利要求1所述的方法，其特征在于，所述c)步驟包括: 在所述掩埋絕緣層上以及所述第一鰭片和所述第二鰭片上形成掩膜層； 采用刻蝕工藝去除所述掩膜層的覆蓋所述第二鰭片的部分； 采用外延法在所述第二鰭片上形成所述反應層。
8.如權(quán)利要求7所述的方法，其特征在于，所述方法在所述d)步驟之后還包括: 去除所述掩膜層和執(zhí)行所述Ge凝結(jié)工藝之后的反應層。
9.如權(quán)利要求8所述的方法，其特征在于，采用SiCoNi預清工藝去除所述掩膜層和所述執(zhí)行所述Ge凝結(jié)工藝之后的反應層。
10.如權(quán)利要求7所述的方法，其特征在于，所述掩膜層包括氮化物和/或氧化物。
【專利摘要】本發(fā)明公開了一種制作FinFET的方法，包括：a）提供SOI襯底，所述SOI襯底包括半導體襯底、位于所述半導體襯底上的掩埋絕緣層以及位于所述掩埋絕緣層上的Si層；b）對所述Si層進行刻蝕至露出所述掩埋絕緣層，以形成用于NMOS晶體管的第一鰭片和用于PMOS晶體管的第二鰭片；c）形成僅覆蓋所述第二鰭片的反應層，所述反應層中包括Ge；以及d）執(zhí)行Ge凝結(jié)工藝，以使Ge從所述反應層中擴散到所述第二鰭片中。根據(jù)本發(fā)明的制作FinFET的方法通過Ge凝結(jié)工藝可以在用于PMOS晶體管的第二鰭片中加入Ge，而不會對用于NMOS晶體管的第一鰭片產(chǎn)生任何影響，提高了PMOS晶體管的遷移率。
【IPC分類】H01L21-336
【公開號】CN104658908
【申請?zhí)枴緾N201310578588
【發(fā)明人】韓秋華, 隋運奇
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年5月27日
【申請日】2013年11月18日