的第一隔離阱710和第二隔離阱711的類(lèi)型相同。在其他實(shí)施例中，所述第一高摻雜區(qū)域717、第二高摻雜區(qū)域718和第三高摻雜區(qū)域719還可以為N型高摻雜區(qū)域。
[0079]由于現(xiàn)有技術(shù)中也要形成阱區(qū)、淺溝槽隔離區(qū)，并且在形成電路模塊的PMOS晶體管的源區(qū)和漏區(qū)時(shí)也需要形成高摻雜區(qū)域，所以本發(fā)明技術(shù)方案不需要更多的掩模板。
[0080]如圖18所示，去除所述光刻膠層712，并將所述第一高摻雜區(qū)域717、所述第二高摻雜區(qū)域718和所述第三高摻雜區(qū)域719接地信號(hào)。
[0081]經(jīng)過(guò)上述步驟，形成了包圍第一隔離阱710和第二隔離阱711的雙環(huán)保護(hù)區(qū)720，有效地防止了第一電路模塊7101和第二電路模塊7111間電荷的流動(dòng)，減小了襯底噪聲。并且，所述接地的第一高摻雜區(qū)域717、第二高摻雜區(qū)域718和第三高摻雜區(qū)域719可以將進(jìn)入到保護(hù)區(qū)720內(nèi)的噪聲引至地端，進(jìn)一步地減小了襯底噪聲。
[0082]雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定范圍。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體結(jié)構(gòu),包括: 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底內(nèi)的第一區(qū)域、第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域內(nèi)分別形成有第一電路模塊和第二電路模塊； 位于所述第一區(qū)域和第二區(qū)域之間的界面區(qū)域； 位于所述第一區(qū)域內(nèi)的第一隔離阱和位于所述第二區(qū)域內(nèi)的第二隔離阱，所述第一隔離阱和第二隔離阱具有第一電阻率和第二電阻率；以及 至少位于所述界面區(qū)域內(nèi)的保護(hù)區(qū)域，所述保護(hù)區(qū)域具有第三電阻率，所述第三電阻率大于所述第一電阻率且大于所述第二電阻率。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述半導(dǎo)體襯底是P型襯底，所述半導(dǎo)體襯底的電阻率大于所述第一電阻率且大于所述第二電阻率，所述界面區(qū)域的部分直接作為所述保護(hù)區(qū)域。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述保護(hù)區(qū)域通過(guò)在所述半導(dǎo)體襯底的界面區(qū)域采用N型離子低摻雜形成。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，還包括:位于所述界面區(qū)域內(nèi)的淺溝槽隔離區(qū)，所述淺溝槽隔離區(qū)與所述保護(hù)區(qū)相接觸，共同將所述第一區(qū)域和第二區(qū)域分隔開(kāi)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，還包括:位于所述保護(hù)區(qū)域內(nèi)的第一接地區(qū)域，所述第一接地區(qū)域電阻率小于所述第一電阻率且小于所述第二電阻率，所述第一接地區(qū)域接地信號(hào)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述保護(hù)區(qū)域還包括所述界面區(qū)域之外的第一區(qū)域的外圍或者第二區(qū)域的外圍。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，還包括:位于所述保護(hù)區(qū)域內(nèi)的第二接地區(qū)域，所述第二接地區(qū)域包圍所述第一區(qū)域或第二區(qū)域，所述第二接地區(qū)域的電阻率小于所述第一電阻率且小于所述第二電阻率，所述第二接地區(qū)域接地信號(hào)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述保護(hù)區(qū)域包括第一子保護(hù)區(qū)域和第二子保護(hù)區(qū)域，所述第一子保護(hù)區(qū)域包圍第一區(qū)域，所述第二子保護(hù)區(qū)域包圍第二區(qū)域。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，還包括:位于所述保護(hù)區(qū)域內(nèi)的第三接地區(qū)域，所述第三接地區(qū)域包括包圍所述第一區(qū)域的第一子接地區(qū)域和包圍所述第二區(qū)域的第二子接地區(qū)域，所述第一子接地區(qū)域和第二子接地區(qū)域的電阻率低于所述第一電阻率且低于所述第二電阻率，所述第一子接地區(qū)域和第二子接地區(qū)域接地信號(hào)。
10.一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域、第二區(qū)域以及位于第一區(qū)域和第二區(qū)域之間的界面區(qū)域，所述第一區(qū)域用于形成第一電路模塊，所述第二區(qū)域用于形成第二電路模塊； 在所述半導(dǎo)體襯底內(nèi)的所述第一區(qū)域和第二區(qū)域分別形成第一隔離阱和第二隔離阱，所述第一隔離阱和第二隔離阱具有第一電阻率和第二電阻率；以及 至少在所述界面區(qū)域形成保護(hù)區(qū)域，所述保護(hù)區(qū)域具有第三電阻率，所述第三電阻率大于所述第一電阻率，所述第三電阻率大于第二電阻率。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述半導(dǎo)體襯底是P型襯底，所述半導(dǎo)體襯底的電阻率大于所述第一電阻率，所述半導(dǎo)體襯底的電阻率大于所述第二電阻率，所述半導(dǎo)體襯底的界面區(qū)域的部分直接作為所述保護(hù)區(qū)域。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述保護(hù)區(qū)域通過(guò)在所述半導(dǎo)體襯底的界面區(qū)域采用N型離子低摻雜形成。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，還包括在所述第一區(qū)域和第二區(qū)域之間的界面區(qū)域形成淺溝槽隔離區(qū)，所述淺溝槽隔離區(qū)與所述保護(hù)區(qū)相接觸共同將所述第一區(qū)域和第二區(qū)域分隔開(kāi)。
14.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，還包括在所述保護(hù)區(qū)域內(nèi)形成第一接地區(qū)域，所述第一接地區(qū)域電阻率小于所述第一電阻率且小于所述第二電阻率，所述第一接地區(qū)域接地信號(hào)。
15.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述保護(hù)區(qū)域還包括所述界面區(qū)域之外的第一區(qū)域的外圍或者第二區(qū)域的外圍。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，還包括在所述保護(hù)區(qū)內(nèi)形成第二接地區(qū)域，所述第二接地區(qū)域包圍所述第一區(qū)域或第二區(qū)域，所述第二接地區(qū)域的電阻率小于所述第一電阻率且小于所述第二電阻率，所述第二接地區(qū)域接地信號(hào)。
17.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述保護(hù)區(qū)域包括第一子保護(hù)區(qū)域和第二子保護(hù)區(qū)域，所述第一子保護(hù)區(qū)域包圍第一區(qū)域，所述第二子保護(hù)區(qū)域包圍第二區(qū)域。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，還包括在所述保護(hù)區(qū)域內(nèi)形成第三接地區(qū)域，所述第三接地區(qū)域包括包圍所述第一區(qū)域的第一子接地區(qū)域和包圍所述第二區(qū)域的第二子接地區(qū)域，所述第一子接地區(qū)域和第二子接地區(qū)域的電阻率低于所述第一電阻率且低于所述第二電阻率，所述第一子接地區(qū)域和第二子接地區(qū)域接地信號(hào)。
【專(zhuān)利摘要】本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法。所述半導(dǎo)體結(jié)構(gòu)的形成方法包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域、第二區(qū)域以及位于第一區(qū)域和第二區(qū)域之間的界面區(qū)域，所述第一區(qū)域用于形成第一電路模塊，所述第二區(qū)域用于形成第二電路模塊；在半導(dǎo)體襯底內(nèi)的第一區(qū)域和第二區(qū)域分別形成第一隔離阱和第二隔離阱，所述第一隔離阱和第二隔離阱具有第一電阻率和第二電阻率；以及至少在所述界面區(qū)域形成保護(hù)區(qū)域，所述保護(hù)區(qū)域具有第三電阻率，所述第三電阻率大于所述第一電阻率，所述第三電阻率大于第二電阻率。
【IPC分類(lèi)】H01L23-64, H01L21-02, H01L23-58
【公開(kāi)號(hào)】CN104659023
【申請(qǐng)?zhí)枴緾N201310583045
【發(fā)明人】盛亞, 姚曉芳
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司
【公開(kāi)日】2015年5月27日
【申請(qǐng)日】2013年11月19日