臺(tái)11，用于固定連接HS芯片20并與其背面漏極Dl形成電性連接(圖4B);還包含第二載片臺(tái)，設(shè)有第一部分12和第二部分13，用于固定連接翻轉(zhuǎn)的封裝LS芯片30并分別與其正面的源極S2和柵極G2形成電性連接(圖4C)。將一個(gè)聯(lián)結(jié)片40導(dǎo)電連接在HS芯片20及LS芯片30上，以使該聯(lián)結(jié)片40的高端連接部分41電性連接至HS芯片20正面的源極SI，而該聯(lián)結(jié)片40的低端連接部分42電性連接至LS芯片30LS芯片30向上的背面漏極D2，并進(jìn)而通過該聯(lián)結(jié)片40的引腳連接部分43電性連接至引線框架10的互聯(lián)引腳15 (圖 4D)；
與實(shí)施例1中的不同之處在于，本實(shí)施例中是在聯(lián)結(jié)片40上同時(shí)設(shè)置了 IC芯片50和一個(gè)散熱板71，例如是導(dǎo)熱性能良好的銅板或類似材料制成所述散熱板71。例如，是將該散熱板71設(shè)置在聯(lián)結(jié)片40的低端連接部分42的頂面上形成良好的導(dǎo)熱接觸(圖4E)，而將IC芯片50絕緣地粘接在聯(lián)結(jié)片40的高端連接部分41 (圖4F)。則，形成IC芯片50與散熱板71，聯(lián)結(jié)片40,HS芯片20及LS芯片30疊放的多層結(jié)構(gòu)，并且，散熱板71的厚度設(shè)計(jì)，應(yīng)當(dāng)與IC芯片50與HS芯片20或引腳14之間連接若干引線60后的厚度大致相當(dāng)。將上述多層結(jié)構(gòu)封裝在塑封體100中，而使各個(gè)引腳14外連的部分，第一載片臺(tái)11和第二載片臺(tái)的大部分底面分別暴露在塑封體100的底面之外；同時(shí)使散熱板71的頂面暴露在塑封體100的頂面之外進(jìn)一步幫助散熱。
[0058]配合參見圖5所示，本實(shí)施例中設(shè)置引線框架10、HS芯片20、LS芯片30及IC芯片50的過程與實(shí)施例1中基本一致，不同點(diǎn)主要是需要設(shè)置散熱板71，并在聯(lián)結(jié)片40粘接在HS芯片20和LS芯片30上以后，到清洗聯(lián)結(jié)片40以設(shè)置IC芯片50之前，需要增加將散熱板71連接至聯(lián)結(jié)片40頂面的步驟。
[0059]實(shí)施例3
圖6A?圖6G示出了本實(shí)施例中芯片封裝各個(gè)步驟中的結(jié)構(gòu)示意，圖7示出了本實(shí)施例中封裝方法的流程。其中，本實(shí)施例的結(jié)構(gòu)簡述如下，即，設(shè)置一個(gè)引線框架10 (圖6A)，包含第一載片臺(tái)11，用于固定連接HS芯片20并與其背面漏極Dl形成電性連接(圖6B);還包含第二載片臺(tái)，設(shè)有第一部分12和第二部分13，用于固定連接翻轉(zhuǎn)的封裝LS芯片30并分別與其正面的源極S2和柵極G2形成電性連接(圖6C)。將一個(gè)聯(lián)結(jié)片40導(dǎo)電連接在HS芯片20及LS芯片30上，以使該聯(lián)結(jié)片40的高端連接部分41電性連接至HS芯片20正面的源極SI，而該聯(lián)結(jié)片40的低端連接部分42電性連接至LS芯片30LS芯片30向上的背面漏極D2，并進(jìn)而通過該聯(lián)結(jié)片40的引腳連接部分43電性連接至引線框架10的互聯(lián)引腳15 (圖6D)。將一個(gè)IC芯片50絕緣地粘接在聯(lián)結(jié)片40的高端連接部分41，并形成IC芯片50、HS芯片20及引腳14之間相互的引線60連接(圖6E)；
與實(shí)施例1中的不同之處在于，本實(shí)施例中是在使用塑封體100將IC芯片50，聯(lián)結(jié)片40，HS芯片20及LS芯片30疊放的多層結(jié)構(gòu)一起封裝時(shí)，塑封體100底面暴露的結(jié)構(gòu)不變，而是在該塑封體100的頂面上形成一個(gè)缺口 101，使得聯(lián)結(jié)片40上的低端連接部分42有一部分面積從該缺口 101中暴露出來(圖6F)。設(shè)置一個(gè)散熱板72，例如是導(dǎo)熱性能良好的銅板或類似材料制成，該散熱板72的底部向下設(shè)置有一個(gè)突起件(圖6G)，該突起件能夠插入塑封體100的缺口 101，且具有足夠的厚度從而連接至聯(lián)結(jié)片40形成導(dǎo)熱接觸。該散熱板72的頂部留在塑封體100的頂面上(圖6H)，因此可以在不超過塑封體100面積的情況下設(shè)置盡量大的散熱面積，以提升散熱效果。
[0060]配合參見圖7所示，本實(shí)施例中設(shè)置引線框架10、HS芯片20、LS芯片30及IC芯片50的過程與實(shí)施例1中基本一致，不同點(diǎn)主要是需要設(shè)置散熱板72，并在封裝多層結(jié)構(gòu)形成帶缺口 101的塑封體100之后，需要增加將散熱板72的突起件插入到缺口 101與其中的聯(lián)結(jié)片40頂面實(shí)現(xiàn)連接及導(dǎo)熱接觸的步驟。
[0061]實(shí)施例4
圖8A?圖SG示出了本實(shí)施例中芯片封裝各個(gè)步驟中的結(jié)構(gòu)示意，圖9示出了本實(shí)施例中封裝方法的流程。其中，本實(shí)施例的結(jié)構(gòu)簡述如下，即，設(shè)置一個(gè)引線框架10 (圖8A)，包含第一載片臺(tái)11，用于固定連接HS芯片20并與其背面漏極Dl形成電性連接(圖SB);還包含第二載片臺(tái)，設(shè)有第一部分12和第二部分13，用于固定連接翻轉(zhuǎn)的封裝LS芯片30并分別與其正面的源極S2和柵極G2形成電性連接(圖8C)。將一個(gè)聯(lián)結(jié)片40導(dǎo)電連接在HS芯片20及LS芯片30上，以使該聯(lián)結(jié)片40的高端連接部分41電性連接至HS芯片20正面的源極SI，而該聯(lián)結(jié)片40的低端連接部分42電性連接至LS芯片30LS芯片30向上的背面漏極D2，并進(jìn)而通過該聯(lián)結(jié)片40的引腳連接部分43電性連接至引線框架10的互聯(lián)引腳15 (圖 8D)；
與實(shí)施例1中的不同之處在于，本實(shí)施例中的聯(lián)結(jié)片40結(jié)構(gòu)不同，其中，高端連接部分41 (及引腳連接部分43)的厚度小于低端連接部分42的厚度(圖8D)。而該低端連接部分42的厚度設(shè)計(jì)，應(yīng)當(dāng)滿足將IC芯片50絕緣地粘接在聯(lián)結(jié)片40的高端連接部分41上，且在IC芯片50與HS芯片20或引腳14之間連接若干引線60后的厚度大致相當(dāng)(圖8E)。貝丨J，塑封體100將上述IC芯片50，聯(lián)結(jié)片40，HS芯片20及LS芯片30疊放的多層結(jié)構(gòu)封裝后，除塑封體100底面暴露的部分不變之外，同時(shí)還使該聯(lián)結(jié)片40的低端連接部分42的頂面暴露在塑封體100的頂面之外以進(jìn)一步幫助散熱。本實(shí)施例中聯(lián)結(jié)片40的三個(gè)部分可以是一體成型的，也可以是通過組裝或連接后形成的。
[0062]配合參見圖9所示，本實(shí)施例中設(shè)置引線框架10、HS芯片20、LS芯片30及IC芯片50及將其封裝的過程與實(shí)施例1中基本一致，不同點(diǎn)主要是需要在封裝前以膠帶等覆蓋聯(lián)結(jié)片40的高端連接部分41的頂面，以便于封裝后能夠使其暴露設(shè)置。
[0063]本發(fā)明中各個(gè)芯片本身的制作流程可以根據(jù)本領(lǐng)域的常規(guī)手段實(shí)現(xiàn)。而本發(fā)明中將多芯片通過聯(lián)結(jié)片40疊放并連接的封裝結(jié)構(gòu)及封裝方法，除了上文描述的使用兩個(gè)MOSFET芯片及一個(gè)IC芯片50以外，還可以運(yùn)用到其他器件的封裝中，例如是封裝高壓IGBT芯片(絕緣柵雙極型晶體管)、高壓控制器，或者用于封裝更多數(shù)量的芯片或更多的芯片置層，等等。
[0064]盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。
【主權(quán)項(xiàng)】
1.一種多芯片疊層的封裝結(jié)構(gòu)，其特征在于，包含: 引線框架，其設(shè)有相互隔開的第一載片臺(tái)，第二載片臺(tái)和若干引腳，所述第二載片臺(tái)進(jìn)一步設(shè)有相互隔開的第一部分和第二部分； 第一芯片，其背面電極向下布置并導(dǎo)電連接在第一載片臺(tái)上； 第二芯片，通過翻轉(zhuǎn)使其正面電極向下布置并導(dǎo)電連接在第二載片臺(tái)的第一部分及第二部分上，該第二芯片的其中一些正面電極連接至所述第一部分，其中另一些正面電極連接至所述第二部分； 聯(lián)結(jié)片，其底面同時(shí)導(dǎo)電連接至第一芯片向上布置的其中一些正面電極，及第二芯片向上布置的背面電極上； 第三芯片，其背面向下布置并絕緣地連接在所述聯(lián)結(jié)片的頂面上； 塑封體，其封裝了依次疊放為多層結(jié)構(gòu)的第三芯片、聯(lián)結(jié)片、第一芯片及第二芯片、弓丨線框架，以及對(duì)應(yīng)連接在芯片電極與芯片電極之間或芯片電極與引腳之間的引線，并且，使引腳與外部器件連接的部分以及第一載片臺(tái)和第二載片臺(tái)背面的至少一部分暴露在該塑封體以外。
2.如權(quán)利要求1所述多芯片疊層的封裝結(jié)構(gòu)，其特征在于， 所述第一芯片是一個(gè)作為高端MOSFET芯片的HS芯片，其背面設(shè)置的漏極導(dǎo)電連接在第一載片臺(tái)上； 所述第二芯片是一個(gè)作為低端MOSFET芯片且經(jīng)過芯片級(jí)封裝的LS芯片，其正面設(shè)置的源極導(dǎo)電連接在第二載片臺(tái)的第一部分上，正面設(shè)置的柵極導(dǎo)電連接在第二載片臺(tái)的第二部分上； 所述聯(lián)結(jié)片的背面導(dǎo)電連接在所述HS芯片正面的源極及所述LS芯片背面的漏極上，用以實(shí)現(xiàn)這兩個(gè)電極之間的電性連接； 所述第