薄膜晶體管陣列面板及其制造方法
【專利說明】薄膜晶體管陣列面板及其制造方法
[0001]本申請是申請?zhí)枮椤?00710161109.3”，申請日為2007年12月18日，發(fā)明名稱為
“薄膜晶體管陣列面板及其制造方法”之申請的分案申請。
技術(shù)領(lǐng)域
[0002]本發(fā)明是關(guān)于薄膜晶體管陣列面板及其制造方法。
【背景技術(shù)】
[0003]一般來說，薄膜晶體管用作開關(guān)元件，獨(dú)立驅(qū)動(dòng)平板顯示器件(例如液晶顯示器件和有機(jī)發(fā)光顯示器件)中的每個(gè)像素。包括薄膜晶體管的薄膜晶體管陣列面板具有掃描信號線(或柵極線)，用于向薄膜晶體管發(fā)送掃描信號，和數(shù)據(jù)線，用于向薄膜晶體管發(fā)送數(shù)據(jù)信號，以及連接到薄膜晶體管的像素電極。
[0004]每個(gè)薄膜晶體管包括連接到柵極線的柵電極，連接到數(shù)據(jù)線的源電極，連接到像素電極和源電極的漏電極，以及形成在源電極和漏電極之間柵電極上的溝道層，并且根據(jù)柵極線的掃描信號從數(shù)據(jù)線向像素電極發(fā)送數(shù)據(jù)信號。
[0005]此處，薄膜晶體管的溝道層優(yōu)選由多晶硅(多晶的硅)，非晶硅，或氧化物半導(dǎo)體制成。
[0006]近來，氧化物半導(dǎo)體的研宄進(jìn)展活躍。氧化物半導(dǎo)體可在室溫下沉積，且與多晶硅相比具有很好的均勻性，與非晶硅相比具有較高的電流迀移率。
[0007]當(dāng)采用氧化物半導(dǎo)體形成具有底部柵極結(jié)構(gòu)的薄膜晶體管半導(dǎo)體時(shí)，氧化物半導(dǎo)體可能會(huì)暴露于大氣中，且蝕刻形成在氧化物半導(dǎo)體上的金屬層時(shí)，氧化物半導(dǎo)體的溝道部分可能會(huì)被水蒸汽或干法蝕刻氣體損壞，相應(yīng)地，薄膜晶體管的特性可能會(huì)嚴(yán)重惡化。此夕卜，為了防止上述干法蝕刻造成的損害，可采用濕法蝕刻方法。然而，當(dāng)氧化物半導(dǎo)體的蝕刻速度大于上面的金屬層的蝕刻速度時(shí)，很難形成薄膜晶體管。
[0008]背景部分公開的上述信息僅僅用于加強(qiáng)對本發(fā)明的背景的理解，因此可能包括不形成該領(lǐng)域中本領(lǐng)域普通技術(shù)人員已經(jīng)公知的現(xiàn)有技術(shù)的信息。

【發(fā)明內(nèi)容】

[0009]根據(jù)本發(fā)明的示例性實(shí)施例的薄膜晶體管陣列面板包括:絕緣襯底；形成在絕緣襯底上且包括氧化物的溝道層；形成在溝道層上的柵極絕緣層；形成在柵極絕緣層上的柵電極；形成在柵電極上的層間絕緣層；形成在層間絕緣層上且包括源電極的數(shù)據(jù)線，其中數(shù)據(jù)線由第一導(dǎo)電層和第二導(dǎo)電層制成；形成在層間絕緣層上且包括第一導(dǎo)電層和第二導(dǎo)電層的漏電極；由漏電極的第一導(dǎo)電層延伸出的像素電極，形成在數(shù)據(jù)線和漏電極上鈍化層，以及形成在鈍化層上的隔離片。
[0010]鈍化層可以沿?cái)?shù)據(jù)線延伸，且包括覆蓋漏電極的突出部。
[0011 ] 隔離片具有與鈍化層相同的平面形狀。
[0012]設(shè)置在數(shù)據(jù)線上的隔離片的部分可被部分去除，從而一部分鈍化層可暴露。
[0013]柵極絕緣層可以具有與溝道層基本上相同的平面形狀。
[0014]柵極線設(shè)置在柵極絕緣層上。
[0015]可以進(jìn)一步包括存儲(chǔ)電極線，形成在襯底上而不在柵極絕緣層上，且與數(shù)據(jù)線交叉。
[0016]可以進(jìn)一步包括形成在像素電極上的濾色片。
[0017]可替換的，可以進(jìn)一步包括形成在層間絕緣層和像素電極之間的濾色片，或者形成在襯底和溝道層之間的濾色片。
[0018]柵極絕緣層可以具有與溝道層基本上相同的平面形狀。
[0019]柵極線設(shè)置在柵極絕緣層上。
[0020]可以進(jìn)一步包括存儲(chǔ)電極線，形成在襯底上，而不在柵極絕緣層上，且與數(shù)據(jù)線交叉。
[0021 ] 可以進(jìn)一步包括形成在像素電極上的濾色片。
[0022]可替換的，可以進(jìn)一步包括形成在層間絕緣層和像素電極之間的濾色片，或者形成在襯底和溝道層之間的濾色片。
[0023]數(shù)據(jù)線和漏電極和像素電極的第一導(dǎo)電層可由透明導(dǎo)電氧化物制成，包括銦(In)，鋅(Zn)，錫(Sn)，鋁(Al)，鎵(Ga)中的至少一種。
[0024]數(shù)據(jù)線和漏電極的第二導(dǎo)電層包括鋁，鉬，銀，銅，鉻，鎢，鈮，鈦，鉭中的至少一種。
[0025]根據(jù)本發(fā)明的另一示例性實(shí)施例的薄膜晶體管陣列面板包括:絕緣襯底；形成在絕緣襯底上包括氧化物的溝道層；形成在溝道層上的柵極絕緣層；形成在柵極絕緣層上的柵極線；形成在柵極線上的層間絕緣層；形成在層間絕緣層上的包括源電極的數(shù)據(jù)線和漏電極；形成在層間絕緣層上且連接到漏電極的像素電極；形成在數(shù)據(jù)線和漏電極上的鈍化層；以及形成在鈍化層上的隔離片。鈍化層沿?cái)?shù)據(jù)線延伸，且包括覆蓋漏電極的突出部。
[0026]隔離片可以具有與鈍化層基本上相同的平面形狀。
[0027]設(shè)置在數(shù)據(jù)線上的隔離片可被部分去除，從而一部分鈍化層被暴露。
[0028]一種根據(jù)本發(fā)明示例性實(shí)施例的薄膜晶體管陣列面板的制造方法，包括:在絕緣襯底上形成包括氧化物的溝道層；形成覆蓋溝道層的柵極絕緣層；在柵極絕緣層上形成包括柵電極的柵極線；在柵極線上形成層間絕緣層；在層間絕緣層和柵極絕緣層中成多個(gè)接觸孔，以暴露部分溝道層；在層間絕緣層上形成包括源電極的數(shù)據(jù)線，漏電極，和連接到漏電極的像素電極；在數(shù)據(jù)線、漏電極和像素電極上形成絕緣層；在絕緣層上形成隔離片；采用隔離片作為蝕刻掩模蝕刻絕緣層，以形成暴露像素電極的鈍化層。在層間絕緣層上形成數(shù)據(jù)線、漏電極和像素電極，包括:順序沉積第一導(dǎo)電層和第二導(dǎo)電層；根據(jù)在第二導(dǎo)電層上的位置形成具有不同厚度的第一感光膜圖案；采用第一感光膜圖案作為蝕刻掩模，蝕刻第二導(dǎo)電層和第一導(dǎo)電層；灰化第一感光膜圖案以形成暴露第二導(dǎo)電層的第二感光膜圖案；采用第二感光膜圖案作為蝕刻掩模蝕刻第二導(dǎo)電層。
[0029]溝道層和柵極絕緣層的形成可以包括在絕緣襯底上順序沉積氧化物半導(dǎo)體層和絕緣層，然后同時(shí)蝕刻絕緣層和氧化物半導(dǎo)體層。隔離片的形成可以包括在絕緣層上形成感光膜，采用半色調(diào)掩模曝光感光膜，顯影曝光的感光膜以形成隔離片，其具有設(shè)置在數(shù)據(jù)線上的第一部分和具有比第一部分更大厚度的第二部分。
[0030]濾色片可形成在像素電極上。
[0031]可替換的，濾色片可形成在層間絕緣層與數(shù)據(jù)線和像素電極之間，或者濾色片在形成溝道層之前形成。
[0032]根據(jù)本發(fā)明另一示例性實(shí)施例的制造方法包括:在絕緣襯底上形成包括氧化物的溝道層；形成覆蓋溝道層的柵極絕緣層；在柵極絕緣層上形成包括柵電極的柵極線；在柵極線上形成層間絕緣層；在層間絕緣層和柵極絕緣層中形成多個(gè)接觸孔，以暴露部分溝道層；在層間絕緣層上順序沉積第一導(dǎo)電層和第二導(dǎo)電層；根據(jù)在第二導(dǎo)電層上的位置形成具有不同厚度的第一感光膜圖案；采用第一感光膜圖案作為蝕刻掩模，蝕刻第二導(dǎo)電層和第一導(dǎo)電層，以形成包括源電極的數(shù)據(jù)線、漏電極和連接到漏電極的在先像素電極；灰化第一感光膜圖案以形成第二感光膜圖案，以暴露在先像素電極的第二導(dǎo)電層；采用第二感光膜圖案作為蝕刻掩模蝕刻第二導(dǎo)電層以形成像素電極；在數(shù)據(jù)線、漏電極和像素電極上形成鈍化層，在鈍化層上形成隔離片。
【附圖說明】
[0033]附圖1是根據(jù)本發(fā)明第一示例性實(shí)施例的薄膜晶體管陣列面板的布局圖。
[0034]附圖2是附圖1所示薄膜晶體管陣列面板的沿線I1-1I的截面圖。
[0035]附圖3，附圖5和附圖9是根據(jù)本發(fā)明第一示例性實(shí)施例的薄膜晶體管陣列面板在其制造方法的中間步驟期間的布局圖。
[0036]附圖4是附圖3所示薄膜晶體管陣列面板沿線IV-1V的截面圖。
[0037]附圖6是附圖5所示薄膜晶體管陣列面板沿線V1-VI的截面圖。
[0038]附圖7和附圖8是附圖6接下來步驟中薄膜晶體管陣列面板的截面圖。
[0039]附圖10是附圖9所示薄膜晶體管陣列面板沿線X-X的截面圖。
[0040]附圖11是根據(jù)本發(fā)明第二示例性實(shí)施例的薄膜晶體管陣列面板的布局圖。
[0041]附圖12是附圖11所示薄膜晶體管陣列面板沿線XI1-XII的截面圖。
[0042]附圖13，附圖15和附圖19是根據(jù)本發(fā)明第一示例性實(shí)施例的薄膜晶體管陣列面板在其制造方法的中間步驟期間的布局圖。
[0043]附圖14是附圖13所示薄膜晶體管陣列面板沿線XIV-XIV的截面圖。
[0044]附圖16是附圖15所示薄膜晶體管陣列面板沿線XV1-XVI的截面圖。
[0045]附圖17和附圖18是附圖16中接下來步驟中薄膜晶體管陣列面板的截面圖。
[0046]附圖19是根據(jù)本發(fā)明實(shí)施例的薄膜晶體管陣列面板的布局圖。
[0047]附圖20是附圖19所示薄膜晶體管陣列面板沿線XX-XX的截面圖。
[0048]附圖21是根據(jù)本發(fā)明第三示例性實(shí)施例的薄膜晶體管陣列面板的布局圖。
[0049]附圖22是附圖21所示薄膜晶體管陣列面板沿線XX1-XXI的截面圖。
[0050]附圖23是根據(jù)本發(fā)明第四示例性實(shí)施例的薄膜晶體管陣列面板的布局圖。
[0051]附圖24是附圖23所示薄膜晶體管陣列面板沿線XXIV-XXIV的截面圖。
[0052]附圖25是根據(jù)本發(fā)明第五示例性實(shí)施例的薄膜晶體管陣列面板的截面圖。
[0053]附圖26是根據(jù)本發(fā)明第六示例性實(shí)施例的薄膜晶體管陣列面板的截面圖。
[0054]附圖27是根據(jù)本發(fā)明第七示例性實(shí)施例的薄膜晶體管陣列面板的布局圖。
[0055]附圖28是根據(jù)本發(fā)明第八示例性實(shí)施例的薄膜晶體管陣列面板的截面圖。
[0056]附圖29是根據(jù)本發(fā)明第九示例性實(shí)施例的薄膜晶體管陣列面板的截面圖。
[0057]附圖30是根據(jù)本發(fā)明第十示例性實(shí)施例的薄膜晶體管陣列面板的截面圖。
【具體實(shí)施方式】
[0058]下文將結(jié)合顯示本發(fā)明示例性實(shí)施例的附圖更充分的描述本發(fā)明。正如本領(lǐng)域的技術(shù)人員所了解的，描述的實(shí)施例可以以各種不同方式修改，而不脫離本發(fā)明的主旨或范圍。
[0059]在附圖中，層、膜、面板、區(qū)域之類的厚度被放大以清