所述襯底中可以形成有摻雜區(qū)域和/或隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。
[0031]在所述襯底中形成N阱或者P阱結(jié)構(gòu)，在本發(fā)明的一實施例中所述襯底選用P型襯底，具體地，本領(lǐng)域技術(shù)人員選用本領(lǐng)域常用的P型襯底即可，接著在所述P型襯底中形成N阱，在本發(fā)明的實施例中，首先在所述P型襯底上形成N阱窗口，在所述N阱窗口中進(jìn)行離子注入，然后執(zhí)行退火步驟推進(jìn)以形成N阱。
[0032]在本發(fā)明的一具體實施例中，半導(dǎo)體襯底200包括core區(qū)域和1區(qū)域。
[0033]接著，在所述半導(dǎo)體襯底200的core區(qū)域和1區(qū)域上形成1器件的第二柵極氧化層201。所述第二柵極氧化層201的厚度為20埃至100埃?？梢圆捎脽嵫趸に囆纬傻诙艠O氧化層201。
[0034]如圖2B所示，采用光刻工藝去除位于Core區(qū)域中的第二柵極氧化層201以露出半導(dǎo)體襯底。
[0035]示例性地，在第二柵極氧化層201上形成圖案化的光刻膠層202，所述光刻膠層202覆蓋1區(qū)域露出Core區(qū)域，采用濕法刻蝕或者干法刻蝕等適合的工藝去除位于Core區(qū)域中的第二柵極氧化層201以露出半導(dǎo)體襯底。
[0036]如圖2C所示，在半導(dǎo)體襯底的Core區(qū)域上形成Core器件的第一柵極氧化層203，即虛擬柵極氧化層203，接著，去除圖案化的光刻膠層202，露出10區(qū)域中的第二柵極氧化層201。其中，所述虛擬柵極氧化層203的厚度為5埃至30埃?？梢圆捎脽嵫趸に嚒⒒瘜W(xué)氣相沉積或者化學(xué)氧化工藝形成虛擬柵極氧化層203。
[0037]示例性地，位于半導(dǎo)體襯底200上的虛擬柵極氧化層203的厚度小于第二柵極氧化層201的厚度。
[0038]然后，如圖2D所示，在所述虛擬柵極氧化層203和第二柵極氧化層201上沉積虛擬柵極材料層，所述柵極材料包含但不限于硅、非晶硅、多晶硅、摻雜的多晶硅和多晶硅-鍺合金材料(即，具有從每立方厘米大約IXlO18到大約IXlO22個摻雜原子的摻雜濃度)以及多晶硅金屬硅化物(POlycide)材料(摻雜的多晶硅/金屬硅化物疊層材料)。
[0039]類似地，也可以采用數(shù)種方法的任何一個形成前述材料。非限制性實例包括化學(xué)氣相沉積工藝、熱處理工藝或者物理氣相沉積工藝。通常，所述柵極材料包括具有厚度從大約50埃到大約1500埃的摻雜的多晶硅材料。
[0040]所述多晶硅柵極材料的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝。形成所述多晶硅層的工藝條件包括:反應(yīng)氣體為硅烷(SiH4)，所述硅烷的流量范圍可為100?200立方厘米/分鐘(sccm)，如150sccm ;反應(yīng)腔內(nèi)溫度范圍可為700?750攝氏度；反應(yīng)腔內(nèi)壓力可為250?350mTorr，如300mTorr ;所述反應(yīng)氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣(He)或氮氣,所述氦氣和氮氣的流量范圍可為5?20升/分鐘(slm)，如8slm、1slm 或 15slm。
[0041]然后對所述虛擬柵極材料層進(jìn)行蝕刻，以得到虛擬柵極材料層204A、204B，具體地，在本發(fā)明的實施例中，首先在所述虛擬柵極材料層上形成圖案化的光刻膠層，所述光刻膠層定義了所述虛擬柵極的形狀以及關(guān)鍵尺寸的大小，以所述光刻膠層為掩膜蝕刻所述虛擬柵極材料層以及第二柵極氧化層201和虛擬柵極氧化層203，形成虛擬柵極結(jié)構(gòu)205A、205B，可以選擇干法刻蝕、濕法刻蝕或者干-濕混合刻蝕虛擬柵極材料層和所述第一和第二柵極氧化層以形成虛擬柵極結(jié)構(gòu)，其中所述刻蝕工藝停止虛擬柵極材料層下方的所述第一和第二柵極氧化層，以保證沒有損耗Core區(qū)域和10區(qū)域中的所述第一和第二柵極氧化層。然后去除所述光刻膠層，所述光刻膠層的去除方法可以選用氧化灰化法，還可以選用本領(lǐng)域中常用的其他方法，在此不再贅述。
[0042]在所述虛擬柵極結(jié)構(gòu)205A、205B上形成偏移側(cè)壁206，具體地，在所述襯底上共形沉積(conformal deposit1n)偏移側(cè)壁的材料層，以在所述虛擬柵極結(jié)構(gòu)205A、205B上形成厚度相同或大致相同的覆蓋層，在蝕刻去除襯底以及虛擬柵極結(jié)構(gòu)205A、205B水平面上的偏移側(cè)壁的材料層后，形成偏移側(cè)壁206，共形沉積形成的所述偏移側(cè)壁206厚度均一，在所述多晶硅側(cè)壁上可以更加清楚地確定所述第一偏移側(cè)壁的關(guān)鍵尺寸，在后面的步驟中更加清楚地確定所述金屬柵極的關(guān)鍵尺寸。
[0043]作為優(yōu)選，在本發(fā)明的實施例中，為了使獲得的形成偏移側(cè)壁206的厚度更加均一，清楚地確定所述金屬柵極的關(guān)鍵尺寸，所述偏移側(cè)壁206材料層選用原子層沉積(ALD)的方法沉積形成，選用原子層沉積(ALD)的方法沉積第一偏移側(cè)壁的材料層時，在水平面以及虛擬柵極結(jié)構(gòu)205A、205B的側(cè)壁上形成的厚度都一樣，更加均一，確保了所述半導(dǎo)體器件的性能；在本發(fā)明的一【具體實施方式】中所述第一偏移側(cè)壁206選用氧化物，優(yōu)選氧化硅，所述氧化物通過原子層沉積(ALD)的方法形成。
[0044]執(zhí)行LDD注入的步驟，所述形成LDD的方法可以是離子注入工藝或擴(kuò)散工藝。所述LDD注入的離子類型根據(jù)將要形成的半導(dǎo)體器件的電性決定，即形成的器件為NMOS器件，則LDD注入工藝中摻入的雜質(zhì)離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為PMOS器件，則注入的雜質(zhì)離子為硼。根據(jù)所需的雜質(zhì)離子的濃度，離子注入工藝可以一步或多步完成。
[0045]然后在所述柵極兩側(cè)源漏區(qū)生長應(yīng)力層，在CMOS晶體管中，通常在NMOS晶體管上形成具有拉應(yīng)力的應(yīng)力層，在PMOS晶體管上形成具有壓應(yīng)力的應(yīng)力層，CMOS器件的性能可以通過將所述拉應(yīng)力作用于NM0S，壓應(yīng)力作用于PMOS來提高?，F(xiàn)有技術(shù)中在NMOS晶體管中通常選用SiC作為拉應(yīng)力層，在PMOS晶體管中通常選用SiGe作為壓應(yīng)力層。
[0046]作為優(yōu)選，生長所述SiC作為拉應(yīng)力層時，可以在所述襯底上外延生長，在離子注入后形成抬升源漏，在形成所述SiGe層時，通常在所述襯底中形成凹槽，然后在所述凹槽中沉積形成SiGe層。更優(yōu)選，在所述襯底中形成“Σ”形凹槽。
[0047]在本發(fā)明的一實施例中，可以選用干法蝕刻所述源漏區(qū)以形成凹槽，在所述干法蝕刻中可以選用CF4、CHF3,另外加上N2、CO2, O2中的一種作為蝕刻氣氛，其中氣體流量為CF410-200sccm，CHF310-200sccm，N2 或 CO2 或 0210_400sccm，所述蝕刻壓力為 30_150mTorr，蝕刻時間為5-120s，優(yōu)選為5-60s，更優(yōu)選為5-30s。然后在所述凹槽中外延生長SiGe層；所述外延可以選用減壓外延、低溫外延、選擇外延、液相外延、異質(zhì)外延、分子束外延中的一種。
[0048]然后在所述虛擬柵極結(jié)構(gòu)205A、205B上形成間隙壁207，所述柵極間隙壁207可以為Si02、SiN、Si0CN中一種或者它們組合構(gòu)成。作為本實施例的一個優(yōu)化實施方式，所述柵極間隙壁207為氧化硅、氮化硅共同組成，具體工藝為:在半導(dǎo)體襯底上形成第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成柵極間隙壁。所述柵極間隙壁的厚度為5-50nm。
[0049]然后執(zhí)行離子注入工藝，以于柵極周圍的半導(dǎo)體襯底中形成源極/漏極區(qū)域。緊接著進(jìn)行快速升溫退火工藝，利用900至1050°C的高溫來活化源極/漏極區(qū)域內(nèi)的摻雜質(zhì)，并同時修補(bǔ)在各離子注入工藝中受損的半導(dǎo)體襯底表面的晶格結(jié)構(gòu)。此外，亦可視產(chǎn)品需求及功能性考量，另于源極/漏極區(qū)域與各柵極之間分別形成輕摻雜漏極(LDD)。
[0050]然后執(zhí)行應(yīng)力記憶效應(yīng)(Stress memorizat1n technique,簡稱SMT),以在所述器件制備工藝中弓I入應(yīng)力，具體地，在器件源漏注入之后，沉積一層氮化硅薄膜保護(hù)層(caplayer)，緊接著進(jìn)行源漏退火，在源漏退火過程中，會產(chǎn)生氮化硅薄膜保護(hù)層、多晶硅柵以及側(cè)墻之間的熱應(yīng)力和內(nèi)應(yīng)力效應(yīng)，所述應(yīng)力會被記憶在多晶硅柵之中。然后，蝕刻去除所述氮化硅薄膜保護(hù)層，但記憶在多晶硅柵中的應(yīng)力，仍然會傳導(dǎo)到半導(dǎo)體器件的溝道之中。所述應(yīng)力對提高NMOS器件電子遷移率有益。
[0051]接著，在所述半導(dǎo)體襯底200上沉積接觸孔蝕刻停止層(CESL)208，所述接觸孔蝕刻停止層(CESL) 208可包含SiCN、SiN, SiC、S1F, S1N中的一種或者多種，在本發(fā)明的一實施例中，優(yōu)選在所述襯底上形成一層SiN，然后在所述SiN上繼續(xù)沉積一層SiC，以形成所述接觸孔蝕刻停止層208，其中所述接觸孔蝕刻停止層208并不局限于上述一種組合。
[0052]沉積層間介電層209 (ILD)于半導(dǎo)體襯底以及虛擬柵極結(jié)構(gòu)上。所述層間介電層209可為氧化硅層，包括利用熱化學(xué)氣相沉積(thermal CVD)制造工藝或高密度等離子體(HDP)制造工藝形成的有摻雜或未摻雜的氧化硅的材料層，例如未經(jīng)摻雜的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，層間介電層也可以是摻雜硼或摻雜磷的自旋涂布式玻璃(spin-on-glass，S0G)、摻雜磷的四乙氧基硅烷(PTEOS)或摻雜硼的四乙氧基硅烷(BTEOS)。