材料結(jié)構(gòu)的共同作用。
[0059] 現(xiàn)有的PMOS晶體管中，大多采用Al等功函數(shù)數(shù)值較低的金屬作為金屬柵極材料。 在形成的PMOS柵極中，Al原子會擴(kuò)散至功函數(shù)層11、高K介質(zhì)層10,以及柵極的其他部分， 從而降低了金屬柵極整體的功函數(shù)數(shù)值。
[0060] 為此，本發(fā)明提供了一種半導(dǎo)體器件及其形成方法，其可有效抑制Al原子的擴(kuò) 散,從而提高PMOS晶體管整體的功函數(shù)數(shù)值。
[0061] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實施例做詳細(xì)的說明。
[0062] 圖2至圖10為本實施例提供的半導(dǎo)體器件的形成方法各階段的半導(dǎo)體器件結(jié)構(gòu) 示意圖。
[0063] 先參考圖2所示，本實施例半導(dǎo)體器件的形成方法包括：
[0064] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括半導(dǎo)體基底20和位于所述半導(dǎo)體基底上 的介質(zhì)層30。所述半導(dǎo)體基底20包括PMOS區(qū)域21和NMOS區(qū)域22。位于所述PMOS區(qū)域 21的所述介質(zhì)層30內(nèi)開設(shè)有PMOS柵極凹槽41，在所述NMOS區(qū)域22的所述介質(zhì)層30內(nèi) 開設(shè)有NMOS柵極凹槽42。半導(dǎo)體基底20的表面裸露于所述PMOS柵極凹槽41和NMOS柵 極凹槽42內(nèi)。
[0065] 所述半導(dǎo)體基底20可以為娃基底，也可以是錯、錯娃、神化嫁基底或絕緣體上娃 基底，常見的半導(dǎo)體基底均可作為本實施例中的半導(dǎo)體基底。
[0066] 本實施例中的半導(dǎo)體基底20可選為硅基底。
[0067] 所述介質(zhì)層30內(nèi)的開口的形成工藝可參考CMOS的后柵制備工藝，如先在所述半 導(dǎo)體基底上形成偽柵材料層，之后刻蝕所述偽柵材料層，在半導(dǎo)體基底20的PMOS區(qū)域21 和NMOS區(qū)域22上分別形成PMOS偽柵和NMOS偽柵；之后，在所述半導(dǎo)體基底20上形成介 質(zhì)層，所述介質(zhì)層覆蓋所述PMOS偽柵和NMOS偽柵；研磨刻蝕所述介質(zhì)層，使得介質(zhì)層表面 和所述PMOS偽柵和NMOS偽柵表面齊平；去除所述PMOS偽柵和NMOS偽柵，便可在介質(zhì)層內(nèi) 形成兩個所述柵極凹槽41和42。
[0068] 繼續(xù)參考圖2所示，在所述PMOS柵極凹槽41和NMOS柵極凹槽42內(nèi)的半導(dǎo)體基 底表面內(nèi)分別形成柵介質(zhì)層23和22,并在所述介質(zhì)層30表面以及所述柵介質(zhì)層23和22 的表面，以及所述柵極凹槽41和42的側(cè)壁上形成高K層32。
[0069] 本實施例中，所述柵介質(zhì)層23和22的材料可為氧化硅，形成工藝可選為熱氧化工 藝。
[0070] 所述 HK 層的材料可選為 Hf02、Ti02、HfZrO、HfSiNO、Ta205、Zr0 2、ZrSi02、A1203、 SrTiO3 *BaSrTiO。形成工藝可選為ALD (原子層沉積法）或是CVD (化學(xué)氣相沉積法)。
[0071] 在所述HK層32形成后，需要分別在所述PMOS柵極凹槽41和NMOS柵極凹槽42 內(nèi)形成功函數(shù)層。
[0072] 參考圖3所示，本實施例中，在形成功函數(shù)層之前，先在所述PMOS柵極凹槽41和 NMOS柵極凹槽42的HK層32上形成第二擴(kuò)散阻擋層33。
[0073] 本實施例中，所述第二擴(kuò)散阻擋層33的材料可選為氮化鈦（TiN)，其形成工藝可 選為ALD或是PVD (物理氣相沉積法)。
[0074] 在形成所述第二擴(kuò)散阻擋層33后，在于所述PMOS柵極凹槽41內(nèi)形成PMOS功函 數(shù)層，在所述NMOS柵極凹槽內(nèi)形成NMOS功函數(shù)層。
[0075] 所述PMOS功函數(shù)層可選為TiN，形成工藝可選為ALD或是PVD (物理氣相沉積法)； 所述NMOS功函數(shù)層可選為TiAL，形成工藝可選為PVD。
[0076] 參考圖4和圖5所示，本實施例以先形成PMOS功函數(shù)，后形成NMOS功函數(shù)為例。
[0077] 先參考圖4所示，先在所述半導(dǎo)體基底20上采用ALD或是PVD工藝，形成TiN層 34,所述TiN層34覆蓋所述PMOS區(qū)域21和匪OS區(qū)域22上的第二擴(kuò)散阻擋層33 ;
[0078] 之后，參考圖5所述，在所述PMOS區(qū)域21上覆蓋一層光刻膠層51，刻蝕去除所述 NMOS區(qū)域22上的所述TiN層34,僅保留所述PMOS區(qū)域21上的TiN層34。
[0079] 參考圖6所示，去除所述光刻膠層51，在所述半導(dǎo)體基底20上，位于所述PMOS區(qū) 域21和NMOS區(qū)域22上，采用PVD工藝形成一層TiAL層35,所述TiAL層35同時覆蓋在所 述PMOS區(qū)域21上的TiN層34,以及所述NMOS區(qū)域22上的第二擴(kuò)散阻擋層33。
[0080] 本實施例中，位于PMOS區(qū)域21上的所述TiN層34以及TiAL35共同作為后續(xù)形 成的PMOS晶體管的功函數(shù)層，所述NMOS區(qū)域22上的TiAL層35作為后續(xù)形成的NMOS晶 體管的功函數(shù)層。
[0081] 參考圖7所示，在所述半導(dǎo)體基底20上，位于所述TiAL層35上形成第一擴(kuò)散阻 擋層36。
[0082] 本實施例中，所述第一擴(kuò)散阻擋層36的材料為氧化鈦（TiO)，所述第一阻擋層的 形成工藝包括：
[0083] 先采用PVD工藝在所述半導(dǎo)體基底20上方，形成覆蓋所述TiAL層35的鈦層；之 后，向反應(yīng)腔中通入氧氣（〇2)，或是臭氧（O3)氣體，進(jìn)行退火工藝，使所述鈦層發(fā)生氧化反 應(yīng)，形成氧化鈦（TiO)。
[0084] 本實施例中，所述退火溫度控制于400~500°C，退火時間控制為20~90秒（S)。
[0085] 參考圖8所示，在形成所述TiO層后，在所述PMOS區(qū)域21上形成光刻膠層52,之 后以所述光刻膠為掩膜，刻蝕所述TiO層，去除位于所述NMOS區(qū)域22上的TiO層，僅保留 在所述半導(dǎo)體基底20的PMOS區(qū)域21上的TiO層。
[0086] 本實施例中，所述去除位于所述NMOS區(qū)域22上的TiO層的方法為濕法刻蝕工藝， 所述濕法刻蝕工藝采用的濕法刻蝕劑包括雙氧水和氨水的混合溶液，所述濕法刻蝕劑中， 雙氧水、氨水和水的體積濃度比為=1:2:50~1:1:5。如SCl溶液。
[0087] 結(jié)合參考圖9和圖10。先參考圖9所示，去除所述光刻膠層52后，采用PVD等工 藝在所述半導(dǎo)體基底20上形成金屬材料層37,所述金屬材料層37填充滿所述PMOS柵極凹 槽和NMOS柵極凹槽。
[0088] 本實施例中，所述金屬材料層37的材料為Al，形成工藝為PVD。
[0089] 接著參考圖10所示，采用CMP工藝掩模去除所述介質(zhì)層30上方的所述金屬材料 層37以及其他各材料層，使得所述金屬材料層37的表面與所述介質(zhì)層30的表面齊平，從 而在所述PMOS柵極凹槽內(nèi)形成柵金屬層38,在所述NMOS柵極凹槽內(nèi)形成柵金屬層39。經(jīng) 上述工藝后，在所述PMOS區(qū)域21內(nèi)形成了 PMOS金屬柵極61，在所述NMOS區(qū)域22內(nèi)形成 了 NMOS金屬柵極62。
[0090] 本實施例中，所述PMOS金屬柵極61中的第一阻擋層36可有效抑制柵金屬層38 中的Al原子向所述PMOS金屬柵極61的其他部分?jǐn)U散，從而避免基于Al原子擴(kuò)散而降低 所述PMOS金屬柵極61整體功函數(shù)。
[0091] 本實施例中，所述PMOS金屬柵極61中第一擴(kuò)散阻擋層36的厚度與所述柵金屬層 38的厚度比為1:40~1:100,進(jìn)一步可選為1:50左右。
[0092] 上述第一擴(kuò)散層36和所述柵金屬層38的厚度比可有效防止所述柵金屬層38中 的金屬原子擴(kuò)散，若所述第一阻擋層36過薄(第一擴(kuò)散阻擋層36的厚度與所述柵金屬層38 的厚度小于1: 1〇〇)，所述第一阻擋層36無法很好地抑制Al原子的擴(kuò)散；若所述第一阻擋 層36過厚(第一擴(kuò)散阻擋層36的厚度與所述柵金屬層38的厚度比大于1:40)，對于所述第 一擴(kuò)散阻擋層36抑制Al擴(kuò)散左右并沒有過多提升，但卻會減小所述柵金屬層38厚度，影 響最終形成的PMOS金屬柵極性能。
[0093] 繼續(xù)參考圖10所示，本實施例還提供了一種采用上述半導(dǎo)體器件的形成方法制 備的半導(dǎo)體器件。所述半導(dǎo)體器件的結(jié)構(gòu)包括：
[0094] 半導(dǎo)體襯底，在所述