半導體襯底包括半導體基底20,在所述半導體基底20上的介 質層30。
[0095] 所述半導體基底20包括PMOS區(qū)域21和NMOS區(qū)域22,在PMOS區(qū)域21上設有 PMOS金屬柵極61，而在所述NMOS區(qū)域22上設有NMOS金屬柵極62。
[0096] 參考圖11所示,所述PMOS金屬柵極61包括：
[0097] 開設在所述PMOS區(qū)域21上的介質層30內有PMOS柵極凹槽（圖中未標示）；
[0098] 在所述PMOS柵極凹槽內，位于所述半導體基底20的表面設置有柵介質層23 ;
[0099] 在所述PMOS柵極凹槽內，位于所述柵介質層上的HK層32、位于所述HK層32上的 第二擴散阻擋層33,以及位于所述第二擴散阻擋層33上的功函數層。
[0100] 本實施例中，所述功函數層為雙層結構，包括位于所述第二擴散阻擋層33表面的 第一功函數層34,和位于所述第一功函數層34表面的第二功函數層35。
[0101] 本實施例中，所述第一功函數層34的材料可選為TiN，所述第二功函數層35的材 料為可選TiAl。所述第二擴散阻擋層33的材料可選為TiN，所述第二擴散阻擋層33的材 料可選為TiN。
[0102] 所述 HK 層 32 的材料可選為 HfO2、Ti02、HfZr0、HfSiN0、Ta205、Zr0 2、ZrSi02、Al203、 SrTiO3 *BaSrTiO。
[0103] 所述柵介質層的材料可選為氧化硅。
[0104] 所述PMOS金屬柵極61還包括：位于所述第二功函數層35表面且覆蓋PMOS柵極 凹槽側壁的第一擴散阻擋層36。
[0105] 本實施例中，所述第一擴散阻擋層36的材料為氧化鈦（TiO)。
[0106] 在所述第一擴散阻擋層36的表面，設有柵金屬層38,所述柵金屬層38填充滿所述 PMOS柵極凹槽?？蛇x地，所述柵金屬層38的表面與所述介質層30表面齊平。
[0107] 本實施例中，所述柵金屬層38的材料可選為Al。所述柵金屬層38與所述第一擴 散阻擋層36的厚度比可選為1:40~1:100,進一步可選為1:50左右。
[0108] 在所述PMOS金屬柵極61中，所述第一擴散阻擋層61包裹在所述柵金屬層38的 下方和周邊，從而可有效防止Al原子擴散至所述PMOS金屬柵極61的其余部位。基于所述 Al本身功函數較低，本實施例中的PMOS金屬柵極中，通過抑制Al原子擴散，從而抑制基于 Al原子擴散而引起的PMOS金屬柵極61整體功函數下降的缺陷。
[0109] 圖12為采用本發(fā)明實施例形成的半導體器件的電壓-電容曲線和現有的半導體 器件的電壓電容曲線對比圖譜。
[0110] 其中，曲線100為如圖11所示的，本實施例提供的設有第一擴散阻擋層的PMOS金 屬柵極的實施例的電容-電壓曲線；曲線200為現有的不含有第一擴散層的PMOS金屬柵極 的對比例的電容-電壓曲線。其中，對比例提供的PMOS金屬柵極與圖11提供的PMOS金屬 柵極的唯一區(qū)別在于沒有所述第一擴散阻擋層。
[0111] 下表1為根據圖12中的電容-電壓曲線得到的，對比例和實施例的PMOS金屬柵 極的功函數數據表。
[0112]
【主權項】
1. 一種半導體器件的形成方法，其特征在于：包括： 提供半導體襯底，在所述半導體襯底內開設有柵極凹槽； 在所述柵極凹槽內，位于所述半導體襯底上形成柵介質層； 在所述柵介質層上形成HK層； 在所述HK層上形成功函數層； 在所述功函數層上，以及所述柵極凹槽的側壁上形成第一擴散阻擋層； 向所述第一擴散阻擋層上形成金屬材料層，所述金屬材料層填充滿所述柵極凹槽，形 成金屬柵極。
2. 如權利要求1所述的半導體器件的形成方法，其特征在于，所述第一擴散阻擋層的 材料為氧化鈦。
3. 如權利要求2所述的半導體器件的形成方法，其特征在于，所述第一擴散阻擋層的 厚度與所述金屬材料層的厚度比為1:40~1:100。
4. 如權利要求2所述的半導體器件的形成方法，其特征在于，所述第一擴散阻擋層的 形成工藝包括： 采用PVD工藝，在所述功函數層，以及柵極凹槽的側壁上沉積一層金屬鈦層； 通入氧氣或臭氧氣體，在400~500°C下，對所述金屬鈦層進行退火工藝，形成氧化鈦。
5. 如權利要求1所述的半導體器件的形成方法，其特征在于，所述金屬柵極為PMOS金 屬柵極。
6. 如權利要求1所述的半導體器件的形成方法，其特征在于，形成所述HK層后，在所述 HK層上形成第二擴散阻擋層。
7. 如權利要求1所述的半導體器件的形成方法，其特征在于，所述金屬材料層的材料 為錯。
8. -種半導體器件的形成方法，其特征在于：包括： 提供半導體襯底，所述半導體襯底包括PMOS區(qū)域和NMOS區(qū)域，在所述PMOS區(qū)域內開 設有PMOS柵極凹槽，在所述NMOS區(qū)域內開設有NMOS柵極凹槽； 在所述PMOS柵極凹槽和NMOS柵極凹槽內的半導體襯底上形成柵介質層； 在所述PMOS柵極凹槽和NMOS柵極凹槽的柵介質層上形成HK層； 在所述PMOS柵極凹槽內形成第一功函數層； 在所述PMOS柵極凹槽的第一功函數層上，以及所述NMOS柵極凹槽的HK層上形成第二 功函數層； 在所述PMOS柵極凹槽和NMOS柵極凹槽的第二功函數層上形成第一擴散阻擋層； 去除所述NMOS柵極凹槽內的所述第一擴散阻擋層； 向所述PMOS柵極凹槽和NMOS柵極凹槽的第一擴散阻擋層上形成金屬材料層，所述金 屬材料層填充滿所述PMOS柵極凹槽和NMOS柵極凹槽，分別形成PMOS金屬柵極和NMOS金 屬柵極。
9. 如權利要求8所述的半導體器件的形成方法，其特征在于，去除所述NMOS柵極凹槽 內的所述第一擴散阻擋層的工藝為濕法刻蝕工藝，采用的濕法刻蝕劑包括雙氧水和氨水的 混合溶液。
10. -種半導體器件，其特征在于，包括： 半導體襯底，在所述半導體襯底上開設有柵極凹槽； 在所述柵極凹槽內，位于所述半導體襯底上的柵介質層； 位于所述柵介質層上的HK層； 位于所述HK層上的功函數層； 位于所述功函數層上，并且覆蓋所述柵極凹槽的側壁的第一擴散阻擋層；位于所述第 一擴散阻擋層上的金屬材料層，所述金屬材料層填充滿所述柵極凹槽，形成金屬柵極。
11. 如權利要求10所述的半導體器件，其特征在于，所述第一擴散阻擋層的材料為氧 化鈦。
12. 如權利要求11所述的半導體器件，其特征在于，所述第一擴散阻擋層的厚度與所 述金屬材料層的厚度比為1:40~1:100。
13. 如權利要求10所述的半導體器件，其特征在于，所述金屬柵極為PMOS柵極。
14. 如權利要求10所述的半導體器件，其特征在于，形成所述HK層后，在所述HK層上 形成第二擴散阻擋層。
15. 如權利要求10所述的半導體器件，其特征在于，所述金屬材料層的材料為鋁。
16. 如權利要求10所述的半導體器件，其特征在于，所述金屬柵極為PMOS金屬柵極。
【專利摘要】一種半導體器件及其形成方法。所述半導體器件的形成方法中，在位于半導體襯底的柵極凹槽內，由下至上依次形成柵介質層、HK層、功函數層后，在所述功函數層上方，以及柵極凹槽的側壁形成第一擴散阻擋層，之后在所述第一擴散阻擋層上形成填充滿所述柵極凹槽的金屬材料層，以形成金屬柵極。在上述技術方案中，形成的金屬柵極中，所述第一擴散阻擋層包裹住所述金屬材料層，從而可有效抑制所述金屬材料層中的金屬原子擴散至金屬柵極的其他部分，從而避免基于所述金屬原子擴散而導致金屬柵極整體功函數下降的缺陷。
【IPC分類】H01L21-8238, H01L29-78, H01L21-28
【公開號】CN104752179
【申請?zhí)枴緾N201310745754
【發(fā)明人】高漢杰, 趙杰, 宋偉基
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年7月1日
【申請日】2013年12月30日