半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體形成領(lǐng)域，尤其是涉及一種半導(dǎo)體器件的形成方法。
【背景技術(shù)】
[0002]隨著集成電路制造技術(shù)的發(fā)展，集成電路的集成度不斷增加，集成電路的特征尺寸也不斷減小，而對于集成電路中各電器元件的質(zhì)量要求也越發(fā)嚴(yán)格。集成電路制備工藝也不斷革新，以提高制得的集成電路電器元件的質(zhì)量。
[0003]如在COMS的柵極制備工藝中，后柵極(gate last)工藝已逐漸取代前柵(gatefirst)工藝以提高柵極的質(zhì)量。所謂前柵工藝是指，在半導(dǎo)體襯底的介質(zhì)層內(nèi)形成開口后，直接于開口內(nèi)填充柵極材料，形成柵極，之后進(jìn)行源漏注入，并進(jìn)行退火工藝以激活源漏中的離子，從而形成源區(qū)和漏區(qū)。但前柵工藝中，在退火工藝中，柵極不可避免地會受到高溫加熱，其會導(dǎo)致晶體管的閾值電壓Vt漂移，從而影響半導(dǎo)體器件的電學(xué)性能。
[0004]在后柵工藝中，參考圖1所示，先在半導(dǎo)體襯底上形成偽柵(如多晶硅柵極)，并在形成源/漏區(qū)13后，去除偽柵，在介質(zhì)層11內(nèi)形成柵極凹槽12 ;之后，參考圖2所示，柵極凹槽內(nèi)填充柵極材料，以形成柵極14。后柵工藝成功地避開了形成源區(qū)和漏區(qū)時引入的高溫而對于柵極的損傷，從而改善形成的半導(dǎo)體器件的電學(xué)性能。
[0005]然而在實(shí)際操作過程中，后柵工藝中，形成柵極14后，在柵極14的源/漏區(qū)13上形成金屬插塞15后,在柵極14和金屬插塞15之間會漏電導(dǎo)通現(xiàn)象(bridge現(xiàn)象),從而直接降低了形成的柵極，以及最終形成的半導(dǎo)體器件的性能。
[0006]為此，在后柵工藝中，如何抑制金屬插塞與柵極之間的漏電現(xiàn)象，從而確保形成的柵極的性能是本領(lǐng)域技術(shù)人員亟需解決的問題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明解決的問題是，在后柵工藝中，抑制金屬插塞與柵極之間的漏電現(xiàn)象，從而確保制得的半導(dǎo)體器件的性能。
[0008]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:
[0009]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵結(jié)構(gòu)，以及包裹于所述偽柵結(jié)構(gòu)周邊的介質(zhì)層，所述偽柵結(jié)構(gòu)的偽柵材料層表面與所述介質(zhì)層上表面齊平；
[0010]向所述偽柵結(jié)構(gòu)，以及介質(zhì)層內(nèi)注入離子；
[0011]刻蝕注入離子后的偽柵材料層，在所述介質(zhì)層內(nèi)形成柵極凹槽。
[0012]可選地，所述離子包括S1、N或C。
[0013]可選地，注入離子的參數(shù)包括:注入離子的能量為0.5Kev?5Kev,劑量為1.0X 11Vcm2 ?1.0X 1017/cm2。
[0014]可選地，去除所述偽柵材料層的工藝包括第一刻蝕步驟和第二刻蝕步驟；
[0015]所述第一刻蝕步驟的工藝為干法刻蝕，所述第二刻蝕步驟的工藝為濕法刻蝕。
[0016]可選地，在第一刻蝕步驟后，再次向所述偽柵結(jié)構(gòu)以及介質(zhì)層內(nèi)注入離子；之后進(jìn)行第二刻蝕步驟。
[0017]可選地，所述干法刻蝕的工藝包括:采用含有HBr、02或Cl2的氣體作為刻蝕氣體。
[0018]可選地，所述濕法刻蝕的工藝包括:采用TMAH作為濕法刻蝕劑，所述TMAH的體積百分比濃度為2%?20%，溫度為30°C?60°C。
[0019]可選地，再次向所述偽柵結(jié)構(gòu)以及介質(zhì)層內(nèi)注入離子的參數(shù)包括:注入離子的能量為 0.5Kev ?5Kev，劑量為 1.0XlO1Vcm2 ?1.0 X 11Vcm20
[0020]可選地，刻蝕所述偽柵材料層前注入所述偽柵結(jié)構(gòu)以及介質(zhì)層內(nèi)的離子的劑量，大于第一刻蝕步驟后向所述偽柵結(jié)構(gòu)以及介質(zhì)層內(nèi)注入的離子的劑量。
[0021]可選地，第一刻蝕步驟去除所述偽柵材料層的量，小于后續(xù)第二刻蝕步驟去除所述偽柵材料層的量。
[0022]可選地，所述偽柵材料層的材料為多晶硅，所述介質(zhì)層的材料為氧化硅。
[0023]可選地，所述偽柵結(jié)構(gòu)還包括位于所述半導(dǎo)體襯底表面，且位于所述偽柵材料層下方的柵氧化層；在去除所述偽柵材料層后，去除所述柵氧化層。
[0024]可選地，去除所述柵氧化層的工藝為濕法刻蝕；所述濕法刻蝕采用的刻蝕劑為DHF，或是含有雙氧水和氨水的混合溶液。
[0025]可選地，在去除所述柵氧化層后，在所述柵極凹槽的半導(dǎo)體襯底表面重新形成一層?xùn)叛趸瘜?；之后在所述柵極凹槽內(nèi)填充滿金屬柵極材料，形成金屬柵極。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0027]在刻蝕去除半導(dǎo)體襯底上的偽柵結(jié)構(gòu)的偽柵材料層之前，先向所述半導(dǎo)體襯底上方的偽柵結(jié)構(gòu)和包裹于偽柵結(jié)構(gòu)周邊的介質(zhì)層內(nèi)注入離子，從而在后續(xù)刻蝕偽柵材料層過程中，提高刻蝕所述偽柵材料層和介質(zhì)層的刻蝕選擇比，在去除偽柵材料層過程中，減小所述介質(zhì)層，以及偽柵結(jié)構(gòu)除所述偽柵材料層外其他結(jié)構(gòu)被腐蝕的量。采用上述技術(shù)方案可在刻蝕所述偽柵材料層在所述介質(zhì)層內(nèi)形成柵極凹槽后，有效降低在所述介質(zhì)層表面形成與所述柵極凹槽相通的多余凹槽的概率，從而有效避免在后續(xù)形成金屬柵極，以及在所述介質(zhì)層內(nèi)形成通孔，并在通孔填充金屬形成導(dǎo)通所述偽柵結(jié)構(gòu)源漏極的金屬插塞過程中，在所述多余凹槽內(nèi)形成與金屬插塞以及金屬柵極電導(dǎo)通的導(dǎo)電層，進(jìn)而造成金屬插塞和金屬柵極之間出現(xiàn)漏電的缺陷。
[0028]進(jìn)一步可選地，去除所述偽柵材料層工藝中，包括先采用干法刻蝕工藝，之后再采用濕法刻蝕工藝的兩步刻蝕步驟?？涛g去除所述偽柵材料層起初，在所述偽柵材料層的表面會和空氣反應(yīng)而產(chǎn)生部分氧化物等雜質(zhì)，采用干法刻蝕步驟在去除偽柵材料層的同時，可有效去除所述雜質(zhì)成分，之后再采用濕法刻蝕工藝去除剩余的偽柵材料層，從而提高刻蝕所述偽柵材料層的刻蝕選擇比，進(jìn)而避免對于半導(dǎo)體襯底上的其他器件的損傷；
[0029]干法刻蝕和濕法刻蝕步驟之間，再次向所述柵極結(jié)構(gòu)和介質(zhì)層中注入離子，上述技術(shù)方案，可有效補(bǔ)充干法刻蝕期間造成的已注入所述介質(zhì)層中的離子損失，在濕法刻蝕之前，向所述柵極結(jié)構(gòu)和介質(zhì)層中再次注入離子，可有效提高濕法刻蝕中，刻蝕劑對于偽柵材料層以及介質(zhì)層的刻蝕選擇比，進(jìn)而防止?jié)穹涛g工藝中，對于介質(zhì)層的損傷。
【附圖說明】
[0030]圖1和圖4為現(xiàn)有半導(dǎo)體器件的后柵工藝的結(jié)構(gòu)示意圖；
[0031]圖5至圖10為本發(fā)明實(shí)施例提供的半導(dǎo)體器件的制備過程的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032]正如【背景技術(shù)】中所述，在采用現(xiàn)有的后柵工藝形成的CMOS體晶體管中，形成的柵極，與柵極源漏區(qū)上的金屬插塞會出現(xiàn)漏電流現(xiàn)象，其直接降低了形成的柵極的性能。
[0033]分析其原因，參考圖3和圖4所示，后柵工藝中，在形成源/漏區(qū)13后，采用刻蝕工藝去除偽柵，以形成用于形成柵極14的柵極凹槽12。期間，在采用干法或濕法刻蝕去除偽柵的過程中，同時會損傷偽柵周邊的側(cè)墻(圖中未標(biāo)示)以及介質(zhì)層11的表層結(jié)構(gòu)，在柵極凹槽12的周邊形成導(dǎo)通柵極凹槽12的凹槽16 (虛線所圈部分)(注意，刻蝕偽柵所用的干法或濕法刻蝕劑對于光刻膠層具有較大的刻蝕速率，且刻蝕光刻膠會形成副產(chǎn)物，從而影響后續(xù)工藝進(jìn)行，因而不適用光刻膠遮掩無需刻蝕的部分；若采用其他材料作為掩模層，遮掩無需刻蝕的部分，后續(xù)去除該掩模層的工藝繁瑣，增加工藝難度和成本)。而在后續(xù)向所述柵極凹槽12填充柵極材料過程中，同樣在所述凹槽16內(nèi)形成填充有柵極材料的導(dǎo)電層17。之后，在所述柵極14周側(cè)開設(shè)導(dǎo)通源/漏區(qū)13的通孔，以形成金屬插塞15時