損傷。
[0062]為此，參考圖8所示，本實施例中，可選地，在干法刻蝕工藝后，濕法刻蝕工藝前，再次向所述偽柵結構20以及介質層11內注入離子。從而在所述介質層11內形成離子注入層112，在所述側墻22的表面形成離子注入層222，在剩余的偽柵材料層21表面形成離子注入層212。
[0063]本實施例中，雖然殘留的偽柵材料層21的量，大于先前采用干法刻蝕所去除的偽柵材料層的量，但基于所述濕法刻蝕工藝本身具有較高的刻蝕選擇比，本實施例中，此次離子注入的劑量小于上一次離子注入的劑量(即，在干法刻蝕工藝后，再次進行的離子注入工藝的離子注入的劑量，小于干法刻蝕所述偽柵材料層21前的那一次離子注入工藝的離子注入劑量)。
[0064]本實施例中，此次離子注入的離子包括S1、N或C，能量為0.5Kev?5Kev，劑量為1.0XlO1Vcm2 ?1.0X1016/cm2。
[0065]同樣本實施例中，通過調節(jié)離子注入的能量以調節(jié)形成的離子注入層112、222和212的深度，通過調節(jié)離子注入的劑量以調節(jié)所述離子注入層112、222和212內的離子濃度。
[0066]本實施例中，若離子注入的劑量過大(大于1.0X 1lfVcm2)可能造成所述偽柵材料層21內的離子濃度過強而阻礙刻蝕工藝進行，若劑量過小(小于1.0X 11Vcm2)則可能造成介質層11和側墻22內的離子注入層112和222中離子濃度過小，而在后續(xù)濕法刻蝕工藝中造成介質層11和側墻22過多損失。
[0067]結合參考圖9所示，在去除所述偽柵材料層21后，在所述介質層11內形成柵極凹槽24，所述柵氧化層23裸露在所述柵極凹槽24內。
[0068]在上述去除所述偽柵材料層21的工藝中，所述柵氧化層23或多或少受到損傷。為此本實施例中，在去除所述偽柵材料層21后，繼續(xù)刻蝕所述柵氧化層23
[0069]本實施例中，去除所述柵氧化層23的工藝可選為濕法刻蝕工藝。具體地，可采用體積濃度為0.2%?0.1%的DHF (稀釋氫氟酸)為刻蝕劑,或是采用含有雙氧水和氨水的混合溶液(如SCl溶液)為刻蝕劑,其中，所述含有雙氧水和氨水的混合溶液中雙氧水、氨水和水的體積濃度比可選為:1:2:50?1:1:5。
[0070]結合參考圖10所示，在去除所述柵氧化層23后，可再次采用諸如熱氧化工藝在所述柵極凹槽24內，位于所述半導體襯底10表面形成新的柵氧化層25。
[0071]之后，向所述柵極凹槽24內填充滿金屬材料，以形成金屬柵極30。再之后，在所述介質層11內開設導通所述金屬柵極30的柵極源區(qū)和漏區(qū)13的通孔，并在所述通孔內填充滿金屬材料，形成金屬插塞40。
[0072]再次結合參考圖5?圖10所示，基于向所述介質層21和側墻22內注入的離子以形成的離子注入層，在上述刻蝕偽柵材料層21時，所述介質層21以及側墻22的表面受到損傷很小，不會形成范圍較大的凹槽，因而在形成所述金屬柵極30以及金屬插塞40過程中，可有效避免在所述介質層11，以及側墻22內，形成導通所述金屬柵極30以及金屬插塞40的導電層。從而有效防止金屬柵極30以及金屬插塞40間的漏電現象發(fā)生。
[0073]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
【主權項】
1.一種半導體器件的形成方法，其特征在于:包括: 提供半導體襯底，所述半導體襯底上形成有偽柵結構，以及包裹于所述偽柵結構周邊的介質層，所述偽柵結構的偽柵材料層表面與所述介質層上表面齊平； 向所述偽柵結構，以及介質層內注入離子； 刻蝕注入離子后的偽柵材料層，在所述介質層內形成柵極凹槽。
2.如權利要求1所述的半導體器件的形成方法，其特征在于，所述離子包括S1、N或C。
3.如權利要求1所述的半導體器件的形成方法，其特征在于，注入離子的參數包括:注入離子的能量為0.5Kev?5Kev，劑量為1.0XlO1Vcm2?1.0 X 11Vcm2。
4.如權利要求1所述的半導體器件的形成方法，其特征在于，去除所述偽柵材料層的工藝包括第一刻蝕步驟和第二刻蝕步驟； 所述第一刻蝕步驟的工藝為干法刻蝕，所述第二刻蝕步驟的工藝為濕法刻蝕。
5.如權利要求4所述的半導體器件的形成方法，其特征在于，在第一刻蝕步驟后，再次向所述偽柵結構以及介質層內注入離子；之后進行第二刻蝕步驟。
6.如權利要求4所述的半導體器件的形成方法，其特征在于，所述干法刻蝕的工藝包括:采用含有HBr、O2或Cl2的氣體作為刻蝕氣體。
7.如權利要求4所述的半導體器件的形成方法，其特征在于，所述濕法刻蝕的工藝包括:采用TMAH作為濕法刻蝕劑，所述TMAH的體積百分比濃度為2%?20%，溫度為30°C?60。。。
8.如權利要求5所述的半導體器件的形成方法，其特征在于，再次向所述偽柵結構以及介質層內注入離子的參數包括:注入離子的能量為0.5Kev?5Kev，劑量為1.0X 114/cm2 ?1.0 X 116/cm2。
9.如權利要求8所述的半導體器件的形成方法，其特征在于，刻蝕所述偽柵材料層前注入所述偽柵結構以及介質層內的離子的劑量，大于第一刻蝕步驟后向所述偽柵結構以及介質層內注入的離子的劑量。
10.如權利要求4所述的半導體器件的形成方法，其特征在于，第一刻蝕步驟去除所述偽柵材料層的量，小于后續(xù)第二刻蝕步驟去除所述偽柵材料層的量。
11.如權利要求1所述的半導體器件的形成方法，其特征在于，所述偽柵材料層的材料為多晶硅，所述介質層的材料為氧化硅。
12.如權利要求1所述的半導體器件的形成方法，其特征在于，所述偽柵結構還包括位于所述半導體襯底表面，且位于所述偽柵材料層下方的柵氧化層；在去除所述偽柵材料層后，去除所述柵氧化層。
13.如權利要求12所述的半導體器件的形成方法，其特征在于，去除所述柵氧化層的工藝為濕法刻蝕；所述濕法刻蝕采用的刻蝕劑為DHF，或是含有雙氧水和氨水的混合溶液。
14.如權利要求12所述的半導體器件的形成方法，其特征在于，在去除所述柵氧化層后，在所述柵極凹槽的半導體襯底表面重新形成一層柵氧化層；之后在所述柵極凹槽內填充滿金屬柵極材料，形成金屬柵極。
【專利摘要】一種半導體器件的形成方法，包括：在刻蝕去除半導體襯底上的偽柵結構的偽柵材料層之前，先向半導體襯底上方的偽柵結構和偽柵結構周邊的介質層內注入離子，從而在后續(xù)刻蝕偽柵材料層過程中，提高刻蝕偽柵材料層和介質層的刻蝕選擇比，在去除偽柵材料層過程中，減小介質層，以及偽柵結構除偽柵材料層外其他結構被腐蝕的量。采用上述技術方案可在刻蝕偽柵材料層，在介質層內形成柵極凹槽后，有效降低在介質層表面形成與柵極凹槽相通的多余的凹槽的概率。避免在后續(xù)半導體器件的制備過程中，在多余凹槽內形成與金屬插塞以及金屬柵極電導通的導電層，造成金屬插塞和金屬柵極之間出現漏電的缺陷。
【IPC分類】H01L21-28, H01L21-336
【公開號】CN104752180
【申請?zhí)枴緾N201310745797
【發(fā)明人】高漢杰, 趙杰, 宋偉基
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年7月1日
【申請日】2013年12月30日