所述第三介質(zhì)層209的形成工藝包括:在襯底200表面、側(cè)墻208表面、存儲(chǔ)單元203表面和器件結(jié)構(gòu)204表面形成介質(zhì)膜，所述介質(zhì)膜的材料為氧化硅、氮化硅、氮氧化硅或低K介質(zhì)材料；在所述介質(zhì)膜表面形成光刻膠層，所述光刻膠層暴露出若干存儲(chǔ)單元203的對(duì)應(yīng)位置；以所述光刻膠層為掩膜，采用各向異性的干法刻蝕工藝刻蝕所述介質(zhì)膜直至暴露出第一掩膜層235、側(cè)墻和襯底200表面為止，形成介質(zhì)層210和介質(zhì)層210內(nèi)的開(kāi)口；形成開(kāi)口之后，去除光刻膠層。
[0075]所述導(dǎo)電結(jié)構(gòu)210的材料為銅、鎢或鋁。所述導(dǎo)電結(jié)構(gòu)210形成于側(cè)墻208表面、第一掩膜層235的頂部表面以及相鄰存儲(chǔ)單兀203之間的襯底200表面形成導(dǎo)電結(jié)構(gòu)210。具體的，所述導(dǎo)電結(jié)構(gòu)210的形成工藝包括:在介質(zhì)層210表面、以及開(kāi)口內(nèi)形成導(dǎo)電膜，所述導(dǎo)電膜填充滿所述開(kāi)口 ；采用化學(xué)機(jī)械拋光工藝平坦化所述導(dǎo)電膜，直至暴露出所述介質(zhì)層210表面為止，在開(kāi)口內(nèi)形成導(dǎo)電結(jié)構(gòu)210。
[0076]在一實(shí)施例中，所述導(dǎo)電結(jié)構(gòu)210與開(kāi)口的側(cè)壁和底部表面之間還形成有阻擋層，所述阻擋層的材料為氮化鈦、氮化鉭中的一種或兩種組合，所述阻擋層作為所述化學(xué)機(jī)械拋光工藝的停止位置。
[0077]本實(shí)施例的形成方法中，在襯底、存儲(chǔ)單元和器件結(jié)構(gòu)表面形成第二掩膜薄膜和第三掩膜薄膜，由于所述相鄰存儲(chǔ)單元之間的距離較小，使的相鄰存儲(chǔ)單元之間溝槽的深寬比較大，而且所述第三掩膜薄膜同時(shí)以垂直于存儲(chǔ)單元側(cè)壁的方向、以及垂直于襯底表面的方向生長(zhǎng)，因此形成于所述溝槽內(nèi)的第三掩膜薄膜垂直于襯底方向的厚度大于外圍區(qū)形成的第三掩膜薄膜厚度，從而在后續(xù)回刻蝕所述第三掩膜薄膜至暴露出外圍區(qū)的第二掩膜薄膜后，存儲(chǔ)區(qū)的第二掩膜薄膜表面仍剩余部分第三掩膜層，且所述第三掩膜層至少暴露出位于部分控制柵層側(cè)壁表面的第二掩膜薄膜。后續(xù)以所述第三掩膜層刻蝕第二掩膜薄膜之后，能夠至少暴露出部分控制柵層側(cè)壁表面。因此，在采用自對(duì)準(zhǔn)硅化工藝在外圍區(qū)的器件結(jié)構(gòu)表面硅化物層時(shí)，能夠相應(yīng)的在控制柵層暴露出的側(cè)壁表面形成硅化物層。所形成的控制柵層電阻減小，降低了驅(qū)動(dòng)電壓和能耗；而且，由于驅(qū)動(dòng)所述控制柵層的電壓降低，使字線帶的數(shù)量減少，從而縮小了芯片或集成電路的尺寸，使集成度提高。
[0078]相應(yīng)的，本發(fā)明實(shí)施例還提供一種存儲(chǔ)器件，請(qǐng)繼續(xù)參考圖8，包括:提供襯底200，所述襯底200具有存儲(chǔ)區(qū)201和外圍區(qū)202 ;位于所述存儲(chǔ)區(qū)201的襯底200表面若干相鄰的存儲(chǔ)單元203，所述存儲(chǔ)單元203包括:位于襯底200表面的第一介質(zhì)層231、位于第一介質(zhì)層231表面的浮柵層232、位于浮柵層232表面的第二介質(zhì)層233、位于第二介質(zhì)層233表面的控制柵層234、以及位于控制柵層234表面的第一掩膜層235 ;位于所述外圍區(qū)202的襯底200表面的器件結(jié)構(gòu)204 ;至少位于部分控制柵層234側(cè)壁表面以及器件結(jié)構(gòu)204表面的硅化物層208。
[0079]本實(shí)施例的存儲(chǔ)器件結(jié)構(gòu)中，還包括相鄰存儲(chǔ)單元203的之間的襯底200內(nèi)具有摻雜區(qū)；位于所述存儲(chǔ)單元203兩側(cè)的襯底200表面的側(cè)墻208 ;位于側(cè)墻208表面、第一掩膜層235的頂部表面以及相鄰存儲(chǔ)單元203之間的摻雜區(qū)表面的導(dǎo)電結(jié)構(gòu)210。
[0080]本實(shí)施例的結(jié)構(gòu)中，至少部分控制柵層側(cè)壁表面以及器件結(jié)構(gòu)表面具有硅化物層，所述硅化物層能夠使控制柵層的電阻減小，從而降低了驅(qū)動(dòng)電壓和能耗。而且，由于驅(qū)動(dòng)所述控制柵層的電壓降低，使字線帶的數(shù)量減少，從而縮小了芯片或集成電路的尺寸，使集成度提高。
[0081 ] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種存儲(chǔ)器件的形成方法，其特征在于，包括: 提供襯底，所述襯底具有存儲(chǔ)區(qū)和外圍區(qū)，所述存儲(chǔ)區(qū)的襯底表面具有若干相鄰的存儲(chǔ)單元，所述存儲(chǔ)單元包括:位于襯底表面的第一介質(zhì)層、位于第一介質(zhì)層表面的浮柵層、位于浮柵層表面的第二介質(zhì)層、位于第二介質(zhì)層表面的控制柵層、以及位于控制柵層表面的第一掩膜層，所述外圍區(qū)的襯底表面具有器件結(jié)構(gòu)； 在襯底、存儲(chǔ)單元和器件結(jié)構(gòu)表面形成第二掩膜薄膜、以及位于第二掩膜薄膜表面的第三掩膜薄膜； 回刻蝕所述第三掩膜薄膜，直至暴露出外圍區(qū)的第二掩膜薄膜為止，在存儲(chǔ)區(qū)的第二掩膜薄膜表面形成第三掩膜層，所述第三掩膜層至少暴露出部分控制柵層側(cè)壁表面的第二掩膜薄膜； 以所述第三掩膜層為掩膜，刻蝕所述第二掩膜薄膜，直至暴露出外圍區(qū)的襯底和器件結(jié)構(gòu)表面，并至少暴露出部分控制柵層的側(cè)壁表面，形成第二掩膜層； 以所述第二掩膜層為掩膜，采用自對(duì)準(zhǔn)硅化工藝在器件結(jié)構(gòu)表面、以及控制柵層暴露出的側(cè)壁表面形成硅化物層。
2.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，所述自對(duì)準(zhǔn)硅化工藝包括:采用沉積工藝在暴露出的控制柵層側(cè)壁表面、第一掩膜層表面、外圍區(qū)的襯底表面、以及器件結(jié)構(gòu)表面形成金屬層；采用退火工藝使所述金屬層的材料進(jìn)入控制柵層側(cè)壁和器件結(jié)構(gòu)暴露出的表面內(nèi)，形成硅化物層；在退火工藝之后，去除剩余的金屬層。
3.如權(quán)利要求2所述的存儲(chǔ)器件的形成方法，其特征在于，所述金屬層的材料為鎳、鈷、鈦、鉭中的一種或多種組合。
4.如權(quán)利要求3所述的存儲(chǔ)器件的形成方法，其特征在于，所述硅化物層的材料為鎳硅、鈷硅、硅化鈦、硅化鉭中的一種或多種組合。
5.如權(quán)利要求2所述的存儲(chǔ)器件的形成方法，其特征在于，所述金屬層的形成工藝為化學(xué)液相沉積工藝、化學(xué)氣相沉積工藝或物理氣相沉積工藝。
6.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，所述回刻蝕第三掩膜薄膜的工藝為各向異性的干法刻蝕工藝。
7.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，所述自對(duì)準(zhǔn)硅化工藝之前，去除所述第三掩膜層。
8.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，所述第一掩膜層、第二掩膜層和第三掩膜層的材料不同，所述第一掩膜層、第二掩膜層或第三掩膜層的材料為氧化硅、氮化娃、氮氧化娃、無(wú)定形碳或低K介質(zhì)材料。
9.如權(quán)利要求8所述的存儲(chǔ)器件的形成方法，其特征在于，所述第三掩膜層的材料還能夠?yàn)楣饪棠z。
10.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，所述第一介質(zhì)層的材料為氧化硅，所述第二介質(zhì)層的材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。
11.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，所述浮柵層和控制柵層的材料為硅。
12.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，所述器件結(jié)構(gòu)為柵極結(jié)構(gòu)、電容結(jié)構(gòu)、熔絲結(jié)構(gòu)、電阻結(jié)構(gòu)中的一種或多種。
13.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，在所述回刻蝕工藝之后，所述器件結(jié)構(gòu)暴露出的表面中，至少部分表面材料為多晶硅。
14.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，所述存儲(chǔ)單元兩側(cè)的襯底內(nèi)具有摻雜區(qū)。
15.如權(quán)利要求1所述的存儲(chǔ)器件的形成方法，其特征在于，還包括:在形成硅化物層之后，去除第二掩膜；在去除第二掩膜層之后，在存儲(chǔ)單元兩側(cè)的襯底表面形成側(cè)墻；在襯底、側(cè)墻和存儲(chǔ)單元表面形成第三介質(zhì)層，所述第三介質(zhì)層內(nèi)具有暴露出若干第一掩膜層頂部表面、側(cè)墻表面和相鄰存儲(chǔ)單元之間襯底表面的開(kāi)口 ；在側(cè)墻表面、第一掩膜層的頂部表面以及相鄰存儲(chǔ)單元之間的襯底表面形成導(dǎo)電結(jié)構(gòu)。
16.一種采用如權(quán)利要求1至15所述的任一項(xiàng)方法所形成的存儲(chǔ)器件，其特征在于，包括: 提供襯底，所述襯底具有存儲(chǔ)區(qū)和外圍區(qū)； 位于所述存儲(chǔ)區(qū)的襯底表面若干相鄰的存儲(chǔ)單元，所述存儲(chǔ)單元包括:位于襯底表面的第一介質(zhì)層、位于第一介質(zhì)層表面的浮柵層、位于浮柵層表面的第二介質(zhì)層、位于第二介質(zhì)層表面的控制柵層、以及位于控制柵層表面的第一掩膜層； 位于所述外圍區(qū)的襯底表面的器件結(jié)構(gòu)； 至少位于部分控制柵層側(cè)壁表面以及器件結(jié)構(gòu)表面的硅化物層。
17.如權(quán)利要求16所述的存儲(chǔ)器件，其特征在于，還包括:位于相鄰存儲(chǔ)單元的之間的襯底內(nèi)具有摻雜區(qū)。
18.如權(quán)利要求17所述的存儲(chǔ)器件，其特征在于，還包括:位于所述存儲(chǔ)單元兩側(cè)的襯底表面的側(cè)墻；位于側(cè)墻表面、第一掩膜層的頂部表面以及相鄰存儲(chǔ)單元之間的摻雜區(qū)表面的導(dǎo)電結(jié)構(gòu)。
【專利摘要】一種存儲(chǔ)器件及其形成方法，其中，存儲(chǔ)器件的形成方法包括：提供具有存儲(chǔ)區(qū)和外圍區(qū)的襯底，存儲(chǔ)區(qū)的襯底表面具有若干相鄰的存儲(chǔ)單元，存儲(chǔ)單元包括第一介質(zhì)層、浮柵層、第二介質(zhì)層、控制柵層和第一掩膜層，外圍區(qū)的襯底表面具有器件結(jié)構(gòu)；在襯底、存儲(chǔ)單元和器件結(jié)構(gòu)表面形成第二掩膜薄膜和第三掩膜薄膜；回刻蝕第三掩膜薄膜，直至暴露出外圍區(qū)的第二掩膜薄膜為止，在存儲(chǔ)區(qū)的第二掩膜薄膜表面形成第三掩膜層；以第三掩膜層為掩膜，刻蝕第二掩膜薄膜，以形成第二掩膜層；以第二掩膜層為掩膜，在器件結(jié)構(gòu)表面、以及控制柵層暴露出的側(cè)壁表面形成硅化物層。所形成的存儲(chǔ)器件性能良好、尺寸縮減。
【IPC分類】H01L21-8247, H01L27-115
【公開(kāi)號(hào)】CN104752359
【申請(qǐng)?zhí)枴緾N201310745692
【發(fā)明人】仇圣棻, 孔繁生
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司
【公開(kāi)日】2015年7月1日
【申請(qǐng)日】2013年12月30日