案、電荷存儲層圖案和阻擋層圖案。阻擋層圖案可以包括硅氧化物或者諸如鉿氧化物或者鋁氧化物的金屬氧化物。電荷存儲層圖案可以包括諸如硅氮化物的氮化物或者金屬氧化物，并且隧道絕緣層圖案可以包括諸如硅氧化物的氧化物。例如，電介質(zhì)層結(jié)構(gòu)140可以具有氧化物-氮化物-氧化物(ONO)層結(jié)構(gòu)。
[0073]墊(pad) 155可以形成在第一填充層圖案150、垂直溝道145和電介質(zhì)層結(jié)構(gòu)140上，以填充溝道孔120的上部。墊155可以用作源/漏區(qū)域，電荷通過源/漏區(qū)域被移動或者轉(zhuǎn)送到垂直溝道145中。墊155可以包括半導(dǎo)體，并且可以被摻以雜質(zhì)。例如，墊155可以包括多晶娃或者單晶娃。墊155可以進一步包括η型雜質(zhì)，例如磷⑵或者砷(As)。
[0074]柵線180可以被布置在電介質(zhì)層結(jié)構(gòu)140的外側(cè)壁上，從而在第一方向上彼此間隔開。在示例實施方式中，每個柵線180可以圍繞至少一個溝道列中包括的垂直溝道145，并且可以在第三方向上延伸。
[0075]圖1示出一個柵線180圍繞四個溝道列，然而每個柵線180圍繞的溝道列的數(shù)量不被具體地限制。
[0076]柵線180可以包括具有低電阻的金屬和/或其氮化物。例如，柵線180可以包括鎢(W)、鎢氮化物、鈦(Ti)、鈦氮化物、鉭(Ta)、鉭氮化物、鉑(Pt)或類似物。在示例實施方式中，柵線180可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括由金屬氮化物形成的阻擋層和金屬層。
[0077]例如，最下面的柵線180a可以用作地選擇線(GSL) ASL上的四個柵線180b、180c、180d和180e可以用作字線。字線上的最上面的柵線180f可以用作串選擇線(SSL)。
[0078]如上所述，GSL、字線和SSL可以分別在單個層、四個層和單個層形成。然而，形成有GSL、字線和SSL的層的數(shù)量不被具體地限制。在示例實施方式中，GSL和SSL可以分別在兩個層形成，字線可以在2、8或者16個層形成。柵線180的層疊數(shù)可以考慮到垂直存儲器件的電路設(shè)計和集成度來確定。
[0079]在示例實施方式中，GSL 180a可以圍繞半導(dǎo)體圖案130的外側(cè)壁。在此情形下，柵絕緣層(未示出)可以被進一步形成在GSL 180a和半導(dǎo)體圖案130之間。于是，包括GSL的地選擇晶體管(GST)可以被限定。
[0080]絕緣中間層圖案116 (116a至116g)可以布置于第一方向相鄰的柵線180之間。絕緣中間層圖案116可以包括硅氧化物基材料，例如二氧化硅(Si02)、硅碳氧化物(S1C)或者硅氟氧化物(S1F)，但是不局限于此。一個串或者一個單元塊中包括的柵線180可以通過絕緣中間層圖案116彼此絕緣。
[0081]開口 160可以穿過柵線和絕緣中間層圖案116，在溝道列中的在第二方向上相鄰的一些溝道列之間形成。開口 160可以在第三方向上延伸。開口 160可以作為柵線切口區(qū)域被提供，柵線180通過柵線切口區(qū)域可以被期望的(和/或備選預(yù)定的)單元分割。在示例實施方式中，溝道層106的頂表面可以通過開口 160被暴露。第二填充層圖案181可以被形成在開口 160中，從而至少部分地填充開口 160。
[0082]雜質(zhì)區(qū)域108可以形成在溝道層106的被溝道層160暴露的上部。雜質(zhì)區(qū)域108可以在第三方向上延伸，并且可以用作垂直存儲器件的公共源線(CSL)。雜質(zhì)區(qū)域108可以包括η型雜質(zhì)，諸如P或者As。在示例實施方式中，可以在雜質(zhì)區(qū)域108上進一步形成金屬硅化物圖案(未示出)，諸如鈷硅化物圖案和/或鎳硅化物圖案。
[0083]在示例實施方式中，第一 CSL接觸185可以在第一方向上穿過第二填充層圖案181延伸，從而第一 CSL接觸185可以與雜質(zhì)區(qū)域108接觸或者電連接至雜質(zhì)區(qū)域108。第一CSL接觸185的外側(cè)壁可以被第二填充層圖案181圍繞。
[0084]上絕緣層190可以被形成在最上面的絕緣中間層圖案116g、第二填充層圖案181、第一 CSL接觸185和墊155上。第二 CSL接觸192和位線接觸194可以穿過上絕緣層190形成，從而分別接觸第一 CSL接觸185和墊155。多個位線接觸194可以形成陣列，該陣列實質(zhì)上與墊155的布置相對應(yīng)。
[0085]位線198可以布置在上絕緣層190上，從而被電連接至多個位線接觸194。如圖1中所示，位線198可以在第二方向上延伸，多個位線198可以在第三方向上排列。在示例實施方式中，位線198可以在第三方向上延伸，并且可以被電連接至一個溝道列中包括的墊155。
[0086]另外，CSL布線196可以被布置在上絕緣層190上，從而被電連接至第二 CSL接觸192。例如，CSL布線196可以在第三方向上延伸。
[0087]布置在溝道層106下面的下部結(jié)構(gòu)可以包括下絕緣層100和下絕緣層100上的低電阻層102。在示例實施方式中，歐姆接觸層104可以被進一步形成在低電阻層102和溝道層106之間。低電阻層102的電阻可以小于溝道層106的電阻。在示例實施方式中，低電阻層的電阻可以還小于歐姆接觸層104的電阻。歐姆接觸層104的電阻可以小于溝道層106的電阻。
[0088]下絕緣層100可以覆蓋例如半導(dǎo)體襯底上形成的周邊電路。下絕緣層100可以包括硅氧化物，例如等離子體增強氧化物(PEOX)、原硅酸四乙酯(TEOS)、硼原硅酸四乙酯(BTEOS)、磷原硅酸四乙酯(PTEOS)、硼磷原硅酸四乙酯(BPTEOS)、硼硅酸鹽玻璃(BSG)、磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)或類似物。
[0089]低電阻層102可以包括金屬、金屬氮化物或者金屬硅化物。例如，低電阻層102可以包括例如鎢(W)、鈷(Co)、鈦(Ti)、鋁(Al)和/或鎳(Ni)的金屬、其氮化物和/或其硅化物。
[0090]歐姆接觸層104可以被提供以降低溝道層106和低電阻層102之間產(chǎn)生的接觸電阻。在示例實施方式中，歐姆接觸層104可以包括摻以雜質(zhì)的半導(dǎo)體。例如，歐姆接觸層140可以包括摻以P型雜質(zhì)的多晶硅。在此情形下，歐姆接觸層104的雜質(zhì)濃度可以大于溝道層106的雜質(zhì)濃度。
[0091]根據(jù)上面描述的示例實施方式，低電阻層102可以被布置在溝道層106下面，使得用作例如P阱的溝道層106的電阻可以被降低。在垂直存儲器件被布置在周邊電路上的情形下，多晶硅層可以被沉積從而形成溝道層106。所述多晶硅層可以由于其中的缺陷而具有比單晶襯底的電阻大的電阻。于是，低電阻層102可以形成在溝道層106下面，使得P阱的電阻可以降低。進一步，垂直存儲器件的運行速度可以提高，來自垂直存儲器件的泄漏電流可以減少。
[0092]圖2至16是剖視圖，其示出制造根據(jù)示例實施方式的一垂直存儲器件的方法。例如，圖2至16示出制造圖1的垂直存儲器件的方法。
[0093]參見圖2，低電阻層102和溝道層106可以被順序形成在下絕緣層100上。歐姆接觸層104可以被進一步形成在低電阻層102和溝道層106之間。
[0094]下絕緣層100 可以使用硅氧化物諸如 PE0X、TE0S、BTE0S、PTE0S、BPTE0S、BSG、PSG和/或BPSG形成。在示例實施方式中，下絕緣層100可以形成在半導(dǎo)體襯底上，周邊電路可以形成在該半導(dǎo)體襯底上。下絕緣層100可以通過沉積工藝諸如化學(xué)氣相沉積(CVD)工藝、等離子體增強化學(xué)氣相沉積(PECVD)工藝、低壓化學(xué)氣相沉積(LPCVD)工藝、高密度等離子體化學(xué)氣相沉積(HDP-CVD)工藝、旋涂工藝等等形成。
[0095]在示例實施方式中，低電阻層102可以使用諸如W、Co、T1、Al、Ni和/或類似物的金屬、其氮化物和/或其硅化物形成。低電阻層102可以通過沉積工藝、濺射工藝、物理氣相沉積(PVD)工藝、原子層沉積(ALD)工藝、CVD工藝等等形成。如果低電阻層102包括金屬娃化物，則多晶娃層和金屬層可以形成在下絕緣層100上。所述多晶娃層和所述金屬層可以通過退火工藝彼此反應(yīng)，從而獲得低電阻層102。
[0096]歐姆接觸層104和溝道層106可以通過例如濺射工藝、ALD工藝和/或PVD工藝用摻以P型雜質(zhì)的多晶硅形成。
[0097]在示例實施方式中，歐姆接觸層104可以具有比溝道層106的雜質(zhì)濃度大的雜質(zhì)濃度。在此情形下，歐姆接觸層104可以作為p+層被提供，并且溝道層106可以用作P阱。溝道層106可以具有比歐姆接觸層104的厚度大的厚度。
[0098]參見圖3，絕緣中間層112和犧牲層114可以被交替地并且重復(fù)地形成在溝道層106上。在示例實施方式中，多個絕緣中間層112(112a至112g)和多個犧牲層114(114a至104f)可以在多個層交替地形成在彼此之上。
[0099]絕緣中間層112可以使用例如二氧化硅、硅碳氧化物和/或硅氟氧化物的硅氧化物基材料形成。犧牲層114可以使用如下材料形成，所述材料可以相對于絕緣中間層112具有蝕刻選擇性并且可以通過濕式蝕刻工藝被輕易地去除。例如，犧牲層114可以使用硅氮化物和/或硅硼氮化物(SiBN)形成。
[0100]絕緣中間層112和犧牲層114可以通過CVD工藝、PECVD工藝、ALD工藝等等形成。最下面的絕緣中間層112a可以通過溝道層106上的熱氧化工藝形成。
[0101]犧牲層114可以在后續(xù)的工藝中被去除，以為GSL、字線和SSL提供空間。于是，絕緣中間層112和犧牲層114的數(shù)量可以根據(jù)GSL、字線和SSL的數(shù)量調(diào)整。在示例實施方式中，GSL和SSL每個可以在單個層形成，字線可以在4個層形成。因此，犧牲層114可以在6個層形成，絕緣中間層112可以在7個層形成，如圖3所示。在示例實施方式中，GSL和SSL每個可以在2個層形成，字線可以在2、8或者16個層形成。在此情形下，犧牲層114可以形成在6、12或者20個層，絕緣中間層112可以形成在7、13或者21個層。然而，GSL、SSL和字線的數(shù)量可以不限于本文提供的示例。
[0102]參見圖4，溝道孔120可以穿過絕緣中間層112和犧牲層114形成。
[0103]例如，硬掩模115可以形成在最上面的絕緣中間層112g上。絕緣中間層112和犧牲層114可以通過執(zhí)行例如干蝕刻工藝被部分地蝕刻。硬掩模115可以用作蝕刻掩模以形成溝道孔120。溝道層106的頂表面可以通過溝道孔120被部分地暴露。溝道孔120可以從溝道層106的頂表面沿第一方向延伸。硬掩模115可以包括可以相對于絕緣中間層112和犧牲層114具有蝕刻選擇性的材料。例如，硬掩模110可以包括硅基或者碳基旋涂硬掩模(SOH)材料和/或光致抗蝕劑材料。
[0104]在示例實施方式中，可以在第三方向上形成多個溝道孔120以形成溝道孔列?？梢栽诘诙较蛏闲纬啥鄠€溝道孔列以定義溝道孔陣列。
[0105]在示例實施方式中，溝道層106的上部可以在溝道孔120的形成期間被部分地去除。在此情形下，溝道孔120可以穿過溝道層106的上部延伸。
[0106]參見圖5，可以形成填充溝道孔120的下部的半導(dǎo)體圖案130。
[0107]在示例實施方式中，半導(dǎo)體圖案130可以利用溝道層106的頂表面作為籽晶，通過選擇性外延生長(SEG)工藝形成。因此，半導(dǎo)體圖案130可以被形成來包括多晶硅或者單晶硅。在示例實施方式中，可以形成填充溝道孔120的非晶硅層，然后可以在非晶硅層上進行激光外延生長(LEG)工藝或者固相外延(SPE)工藝以獲得半導(dǎo)體圖案130。
[0108]在示例實施方式中，半導(dǎo)體圖案130的頂表面可以位于第一犧牲層114a的頂表面和第二犧牲層114b的底部之間。因此，半導(dǎo)體圖案130可以對于取代第一犧牲層114a的GSL 180a(見圖13)用作溝道，以定義GST。
[0109]參見圖6，電介質(zhì)層135可以共形地形成在硬掩模115的表面、溝道孔120的側(cè)壁和半導(dǎo)體圖案130的頂表面上。電介質(zhì)層135的形成在半導(dǎo)體圖案130的頂表面上的部分可以通過例如各向異性蝕刻工藝被部分地去除。因此，在溝道孔120中電介質(zhì)層135的中心底部可以被開口，使得半導(dǎo)體圖案130的頂表面可以被再次暴露。
[0110]在示例實施方式中，阻擋層、電荷存儲層和隧道絕緣層可以被順序形成以獲得電介質(zhì)層135。例如，阻擋層可以用氧化物例如硅氧化物形成，電荷存儲層可以用硅氮化物或者金屬氧化物形成，隧道絕緣層可以用氧化物例如硅氧化物形成。在示例實施方式中，電介質(zhì)層135可以具有氧化物-氮化物-氧化物(ONO)層結(jié)構(gòu)。阻擋層、電荷存儲層和隧道絕緣層可以通過CVD工藝、PECVD工藝、ALD工藝等形成。
[0111]參見圖7，垂直溝道層142可以形成在電介質(zhì)層135和半導(dǎo)體圖案130的暴露的頂表面上。第一填充層147可以形成在垂直溝道層142上，以充分地填充溝道孔120的剩余部分。垂直溝道層142可以用可以被摻以雜質(zhì)的半導(dǎo)體形成。例如，垂直溝道層142可以用可選擇地摻以雜質(zhì)的多晶硅或者非晶硅形成。在示例實施方式中，可以在垂直溝道層142上進一步進行熱處理或者激光束照射。在此情形下，垂直溝道層142可以包括單晶硅，并且垂直溝道層142中的缺陷可以被消除。第一填充層147可以用絕緣材料例如硅氧化物和/或硅氮化物形成。
[0112]垂直溝道層142和第一填充層147可以通過沉積工藝諸如CVD工藝、PECVD工藝、PVD工藝、ALD工藝等形成。
[0113]在示例實施方式中，垂直溝道層142可以被形成來充分地填充溝道孔120。在此情形下，第一填充層147的形成可以被省略。
[0114]參見圖8，第一填充層147、垂直溝道層142、電介質(zhì)層135和硬掩模115可以被平坦化，直到最上面的絕緣中間層112g的頂表面被暴露，從而形成順序?qū)盈B在溝道孔120中的電介質(zhì)層結(jié)構(gòu)140、垂直溝道145和第一填充層圖案150。平坦化工藝可以包括回蝕刻工藝或者化學(xué)機械拋光(CMP)工藝。
[0115]在示例實施方式中，電介質(zhì)層結(jié)構(gòu)140可以具有其中心的底部被敞開的實質(zhì)上中空的圓柱形形狀、或者吸管形狀。垂直溝道145可以具有實質(zhì)上杯子形狀。第一填充層圖案150可以具有實質(zhì)上實心的圓柱形形狀或者實質(zhì)上柱子形狀。電介質(zhì)層結(jié)構(gòu)140可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括自垂直溝道145的外側(cè)壁順序?qū)盈B的隧道絕緣層、電荷存儲層和阻擋層。
[0116]在示例實施方式中，如果垂直溝道層142完全地填充溝道孔120，則第一填充層圖案150可以被省略，并且垂直溝道145可以具有實質(zhì)上實心的圓柱形形狀或者實質(zhì)上柱子形狀。
[0117]因為在每個溝道孔120中形成垂直溝道145，所以可以形成實質(zhì)上對應(yīng)于溝道孔陣列的溝道陣列。例如，多個垂直溝道145可以沿第三方向排列從而形成溝道列，并且多個溝道列可以沿第二方向排列從而形成溝道陣列。
[0118]參見圖9，電介質(zhì)層結(jié)構(gòu)140、垂直溝道145和第一填充層圖案150的上部可以通過例如回蝕刻工藝被部分地去除從而形成凹部152。墊層可以形成在電介質(zhì)層結(jié)構(gòu)140、垂直溝道145、第一填充層圖案150和最上面的絕緣中間層112g上，從而充分地填充凹部152。墊層的上部可以被平坦化，直到最上面的絕緣中間層112g的頂表面被暴露，從而由墊層的剩余部分形成墊155。在示例實施方式中，墊層可以包括可選擇地摻以η型雜質(zhì)的多晶硅。在示例實施方式中，可以形成包括非晶硅的初步的墊層，然后可以在其上進行晶化工藝以形成墊層。平坦化工藝可以包括CMP工藝等。
[0119]參見圖10，可以