，因此制作效率得到提高且所得到的硅通孔的精確程度較高。上述N的大小本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際的半導(dǎo)體設(shè)計(jì)要求進(jìn)行設(shè)定，一般不大于10。
[0067]在本申請又一種優(yōu)選的實(shí)施方式中，上述制作方法中的半導(dǎo)體前道工藝結(jié)構(gòu)包括柵極結(jié)構(gòu)，上述步驟S2包括:在襯底的具有柵極結(jié)構(gòu)的表面上依次設(shè)置層間介質(zhì)層和第一介電層103 ;依次刻蝕第一介電層103和層間介質(zhì)層102，形成對準(zhǔn)結(jié)構(gòu)的凹槽200和位于柵極結(jié)構(gòu)101上方的導(dǎo)電溝槽300 ;在凹槽200和導(dǎo)電溝槽300內(nèi)對應(yīng)設(shè)置金屬層104和接觸孔105 ;在第一介電層103、金屬層104和接觸孔105上設(shè)置氮化層106 ;在凹槽200內(nèi)的氮化層106上設(shè)置多晶娃層107并刻蝕形成第一娃孔400 ;在第一娃孔400內(nèi)設(shè)置介電隔離層108和導(dǎo)電層109，形成第一硅通孔；去除第一介電層103以上的氮化層106 ;以及去除部分或全部多晶硅層107形成對準(zhǔn)結(jié)構(gòu)的凹陷201。
[0068]上述制作方法，將現(xiàn)有技術(shù)中填充在凹槽200中氮化層106上方的介電隔離層利用多晶硅層107代替，并且通過對制作工藝的調(diào)整，去除上述部分或全部多晶硅層107，使得凹槽200中存在凹陷201或者深度小于凹陷201的小凹陷，那么在沉積金屬形成第一金屬互連層110時(shí)，對準(zhǔn)結(jié)構(gòu)上方需要金屬填充的空間多余其余部位，進(jìn)而所形成的第一金屬互連層的上表面會不平整。在利用上述制作方法制作硅通孔時(shí)，對準(zhǔn)結(jié)構(gòu)的表面具有不平整的特點(diǎn)，因此可以快速找到并對準(zhǔn)該對準(zhǔn)結(jié)構(gòu)，而且提高了所形成的硅通孔的對準(zhǔn)程度。上述制作方法利用均是采用本領(lǐng)域的常規(guī)技術(shù)手段實(shí)施，并對各常規(guī)技術(shù)手段進(jìn)行組合形成上述制作方法，因此該制作方法簡單、可控，有利于大規(guī)模實(shí)施。
[0069]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本申請的示例性實(shí)施方式。然而，這些示例性實(shí)施方式可以由多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施方式。應(yīng)當(dāng)理解的是，提供這些實(shí)施方式是為了使得本申請的公開徹底且完整，并且將這些示例性實(shí)施方式的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員，在附圖中，為了清楚起見，擴(kuò)大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的器件，因而將省略對它們的描述。
[0070]首先，提供芯片，該芯片為完成半導(dǎo)體前道工藝后的芯片，具有襯底100和半導(dǎo)體前道工藝結(jié)構(gòu)，優(yōu)選該半導(dǎo)體前道工藝結(jié)構(gòu)包括柵極結(jié)構(gòu)101。
[0071]然后,在襯底100的具有柵極結(jié)構(gòu)101的表面上依次設(shè)置層間介質(zhì)層102和第一介電層103，形成具有圖12所示剖面結(jié)構(gòu)的器件。形成層間介質(zhì)層的材料為低K電解質(zhì)材料形成，例如磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟化硅酸鹽玻璃(FSG)、S1xCy,旋涂玻璃、旋涂聚合體、碳化硅材料、它們的化合物、它們的合成物、它們的組合等。上述第一介電層103可以采用本領(lǐng)域常用的物理氣相沉積法或化學(xué)氣相沉積法實(shí)施，其中，形成第一介電層103的材料包括但不限于氮化娃、含碳的氮化娃和臭氧氧化的正娃酸乙酯,優(yōu)選含碳的氮化硅，在起到對層間介質(zhì)層102的保護(hù)作用基礎(chǔ)上，優(yōu)選上述的第一介電層103的厚度為10?200nm。
[0072]接著對圖12所示第一介電層103和層間介質(zhì)層102進(jìn)行刻蝕，形成圖13所示的凹槽200和導(dǎo)電溝槽300。上述刻蝕過程可以采用本領(lǐng)域常用的刻蝕方法，所形成凹槽200和導(dǎo)電溝槽300與現(xiàn)有技術(shù)中的凹槽和導(dǎo)電溝槽相同，所形成的凹槽200是后續(xù)形成的對準(zhǔn)結(jié)構(gòu)所在位置，所形成的導(dǎo)電溝槽式后續(xù)形成的接觸孔105所在位置。為了使本領(lǐng)域技術(shù)人員更好地理解本申請，對刻蝕方法進(jìn)行以下示意性說明:在第一介電層103上設(shè)置光刻膠，然后對該光刻膠進(jìn)行圖形化處理，以在欲形成凹槽200和導(dǎo)電溝槽300對應(yīng)的位置形成開口，在圖形化后的光刻膠的保護(hù)下對第一介電層103和層間介質(zhì)層102進(jìn)行濕法刻蝕或干法刻蝕。
[0073]在形成凹槽200和導(dǎo)電溝槽300之后，向圖13所示的凹槽200內(nèi)、導(dǎo)電溝槽300內(nèi)和第一介電層103上沉積金屬；然后對第一介電層103上的金屬進(jìn)行化學(xué)機(jī)械平坦化,得到圖14所示的形成于凹槽200內(nèi)的金屬層104和形成于導(dǎo)電溝槽300內(nèi)的接觸孔105。上述沉積過程可以采用化學(xué)氣相沉積法、物理氣相沉積法或等離子體沉積法等方法實(shí)施，所沉積的金屬優(yōu)選為金屬鶴。
[0074]在形成金屬層104之后,在圖14所不的第一介電層103、金屬層104和接觸孔105上沉積氮化物形成圖15所示的氮化層106。上述氮化物為氮化硅、含碳的碳化硅、含氧的氮化硅，優(yōu)選為氮化硅；同樣沉積方法可以采用化學(xué)氣相沉積法、物理氣相沉積法或等離子體沉積法。
[0075]在氮化層106形成之后在圖15所示凹槽200內(nèi)的氮化層106上設(shè)置多晶硅層107并刻蝕形成第一硅孔400。該第一硅孔400與本領(lǐng)域的第一硅孔相同都是后續(xù)形成的第一硅通孔所在位置。按照本領(lǐng)域的慣常做法，所形成的第一硅孔400特征尺寸小于前述凹槽200的特征尺寸，且第一硅孔400的深度明顯大于凹槽200的深度。
[0076]上述過程本領(lǐng)域技術(shù)人員可以以現(xiàn)有技術(shù)為參考，采用適當(dāng)?shù)墓に囘M(jìn)行實(shí)施，本申請優(yōu)選采用以下兩種方式實(shí)施，其中一種實(shí)施方式包括:在圖15所示的氮化層106上沉積多晶硅，形成具有圖16所示剖面結(jié)構(gòu)的器件；去除凹槽200之外的多晶硅，得到圖17所不的多晶娃層107 ;依次刻蝕圖17所不的氮化層106、第一介電層103、層間介質(zhì)層102和襯底100，形成圖18所示的第一硅孔400，上述過程是先去除凹槽200之外的多晶硅形成多晶硅層107，后刻蝕形成第一硅孔400。另一種實(shí)施方式包括:在圖15所示的氮化層106上沉積多晶娃；依次刻蝕多晶娃、氮化層106、第一介電層103、層間介質(zhì)層102和襯底100,形成第一硅孔400;去除凹槽200之外的多晶硅，得到多晶硅層107，第二種實(shí)施方式是先形成第一硅孔400后形成多晶硅層107。無論采用上述哪種方式均能得到圖19所示的結(jié)構(gòu)，上述實(shí)施方式在去除多晶硅時(shí)優(yōu)選采用化學(xué)機(jī)械拋光法實(shí)施。
[0077]在形第一硅孔400之后，在圖18所示的第一硅孔400內(nèi)設(shè)置圖21所示的介電隔離層108和導(dǎo)電層109。該位于第一硅孔400中的介電隔離層108用于將第一硅通孔中的導(dǎo)電材料與襯底100進(jìn)行隔離，避免第一硅通孔與襯底100穿通，使半導(dǎo)體器件失效。本申請形成上述介電隔離層108的材料包括但不限于氧化硅、碳氧化硅或氮氧化硅，優(yōu)選碳氧化硅或氮氧化硅。為了取得更為理想的介電隔離效果，優(yōu)選上述介電隔離層108的厚度為50?lOOOnm。上述設(shè)置過程可以采用本領(lǐng)域中形成第一硅通孔的常用方法實(shí)施。本申請優(yōu)選采用以下方式，其中一種方式包括:
[0078]在圖18所示的第一硅孔400的內(nèi)壁上、裸露的氮化層106上和多晶硅層107上沉積介電隔離材料，得到具有圖19所示剖面結(jié)構(gòu)的器件；在圖19所示的介電隔離材料上沉積導(dǎo)電材料，得到具有圖20所示剖面結(jié)構(gòu)的器件；去除圖20所示的氮化層106以上的導(dǎo)電材料和介電隔離材料，形成圖21所示的導(dǎo)電層109和介電隔離層108。
[0079]另一種方式包括:在圖18所不的第一娃孔400的內(nèi)壁上、裸露的氮化層106上和多晶硅層107上沉積介電隔離材料；在第一硅孔400中的介電隔離材料上覆蓋晶種層(圖中未示出)；在晶種層和介電隔離材料上沉積導(dǎo)電材料；去除氮化層106以上的導(dǎo)電材料和介電隔離材料，形成圖21所示的導(dǎo)電層109和介電隔離層108。其中，晶種層在沉積金屬之間形成，為金屬提供沉積源，以提高沉積效率和良好的界面性。
[0080]上述各方式中介電隔離材料和導(dǎo)電材料的沉積方法包括但不限于采用物理氣相沉積法、化學(xué)氣相沉積法和等離子體沉積法，優(yōu)選采用等離子體沉積法。去除導(dǎo)電材料和介電隔離材料的方法優(yōu)選化學(xué)機(jī)械平坦化法。
[0081]在形成導(dǎo)電層109和介電隔離層108之后，去除圖21所示的第一介電層103以上的氮化層106，得到具有圖22所示剖面結(jié)構(gòu)的器件。上述去除氮化層106的過程優(yōu)選采用化學(xué)濕法刻蝕法實(shí)施。選擇氮化物與氧化物刻蝕選擇比較高的刻蝕材料進(jìn)行刻蝕，比如磷酸。
[0082]去除氮化層106之后，去除圖22所示的部分或全部多晶硅層107，在去除全部多晶硅層107后形成對準(zhǔn)結(jié)構(gòu)的凹陷201，得到具有圖23所示剖面結(jié)構(gòu)的器件。對準(zhǔn)結(jié)構(gòu)包括凹槽