200內(nèi)的金屬層104、氮化層106和位于氮化層106上方的凹陷201，如果多晶硅層107沒有被完全去除對準結構還包括部分多晶硅層107。上述去除部分或全部多晶硅層107的過程采用化學濕法刻蝕實施，濕法刻蝕的刻蝕劑優(yōu)選為四甲基氫氧化銨溶液，該溶液對多晶硅的選擇性較高，在刻蝕時只刻蝕多晶硅，不刻蝕其他材料。在上述去除多晶硅層的過程中，第一介電層103對層間介質(zhì)層102及其以下結構起到保護作用，進而避免在去除多晶硅層107的過程中對已經(jīng)形成的半導體器件造成損傷。
[0083]為了進一步說明本申請的技術效果，在形成上述對準結構之后，在圖23所示的第一介電層103、介電隔離層108、導電層109、接觸孔105、凹槽200的金屬層104和氮化層106上形成圖24所示的第一金屬互連層110。上述第一金屬互連層110的采用化學氣相沉積、物理氣相沉積或等離子體沉積金屬形成。由于對準結構的上表面低于層間介質(zhì)層102的上表面，即在凹槽200所在位置形成凹陷201，因此，在沉積金屬時，金屬需要填充該凹陷201，那么在完成金屬的沉積之后，由于凹陷的存在使得位于對準結構上方的第一金屬互連層110也存在小的凹陷，那么在利用該對準結構進一步制作硅通孔時，能夠快速準確地定位對準結構所在位置，進而對準掩模板能夠與對準結構進行快速對準，進行下一步的刻蝕時能夠精確地在已形成的硅通孔的上方進行刻蝕，使硅通孔在三維結構上進行精確對準延伸。
[0084]從以上的描述中，可以看出，本申請上述的實施例實現(xiàn)了如下技術效果:
[0085]I)、凹槽內(nèi)設置有凹陷，因此在形成第一金屬互連層后由于該凹陷的存在，使得第一金屬互連層在制作時需要填充該凹陷進而在第一金屬互連層的表面形成小的凹陷，進而在利用其對準時，利用其表面不平整的特點可以快速找到并對準該對準結構，而且提高了所形成的硅通孔的對準程度；
[0086]2)、本申請的硅通孔制作方法對準速度較快且精確，因此制作效率得到提高且所得到的硅通孔的精確程度較高。
[0087]以上所述僅為本申請的優(yōu)選實施例而已，并不用于限制本申請，對于本領域的技術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本申請的保護范圍之內(nèi)。
【主權項】
1.一種用于硅通孔制作的對準結構，所述對準結構包括: 襯底； 層間介質(zhì)層，設置在所述襯底的表面上； 第一介電層，設置在所述層間介質(zhì)層遠離所述襯底的表面上； 凹槽，貫穿所述層間介質(zhì)層和所述第一介電層設置； 金屬層，沿所述凹槽的內(nèi)壁設置； 氮化層，設置在所述金屬層上，其特征在于， 所述凹槽具有凹陷，所述凹陷設置在所述氮化層上。2.根據(jù)權利要求1所述對準結構，其特征在于，所述對準結構還包括多晶硅層，所述多晶硅層位于所述凹陷中且所述多晶硅層的上表面低于所述氮化層的上表面。3.根據(jù)權利要求2所述對準結構，其特征在于，所述凹槽的特征尺寸為W1、深度為L1,所述多晶硅層的特征尺寸為W2，所述多晶硅層的上表面距離所述襯底上表面的距離為L2,其中，W2為W1的30?80%，優(yōu)選40?70% ；L2為L1的I?70%，優(yōu)選I?60%，進一步優(yōu)選5 ?50%。4.根據(jù)權利要求1至3中任一項所述對準結構，其特征在于，所述金屬層為金屬鎢層。5.根據(jù)權利要求1至3中任一項所述對準結構，其特征在于，所述氮化層為氮化硅層。6.—種娃通孔的制作方法,包括: 步驟SI，提供芯片，所述芯片具有襯底和位于所述襯底上的半導體前道工藝結構； 步驟S2，在所述芯片上制作對準結構和第一硅通孔； 步驟S3，利用所述對準結構使所述第一硅通孔與硅通孔掩模開口對準，以進行所述硅通孔的制作，其特征在于，所述對準結構為權利要求1至5中任一項所述的對準結構。7.根據(jù)權利要求6所述的制作方法，其特征在于，所述半導體前道工藝結構包括柵極結構，所述步驟S2包括: 在所述襯底的具有所述柵極結構的表面上依次設置層間介質(zhì)層和第一介電層； 依次刻蝕所述第一介電層和所述層間介質(zhì)層，形成所述對準結構的凹槽和位于所述柵極結構上方的導電溝槽； 在所述凹槽和所述導電溝槽內(nèi)對應設置金屬層和接觸孔； 在所述第一介電層、所述金屬層和接觸孔上設置氮化層； 在所述凹槽內(nèi)的所述氮化層上設置多晶硅層并刻蝕形成第一硅孔； 在所述第一硅孔內(nèi)設置介電隔離層和導電層，形成所述第一硅通孔； 去除所述第一介電層以上的所述氮化層；以及 去除部分或全部所述多晶硅層形成所述對準結構的凹陷。8.根據(jù)權利要求7所述的制作方法，其特征在于，所述第一介電層的厚度為10?200nm，優(yōu)選形成所述第一介電層的材料為氮化硅、含碳的氮化硅或臭氧氧化的正硅酸乙酯，優(yōu)選所述第一介電層的設置過程采用物理氣相沉積法、化學氣相沉積法或等離子體沉積法實施。9.根據(jù)權利要求7所述的制作方法，其特征在于，所述金屬層和所述接觸孔的形成過程包括: 在所述凹槽內(nèi)、所述導電溝槽內(nèi)和所述第一介電層上沉積金屬； 對所述第一介電層上的金屬進行化學機械平坦化，得到形成于所述凹槽內(nèi)的所述金屬層和形成于所述導電溝槽內(nèi)的所述接觸孔。10.根據(jù)權利要求7所述的制作方法，其特征在于，在所述凹槽內(nèi)的所述氮化層上設置多晶硅層并刻蝕形成第一硅孔的過程包括: 在所述氮化層上沉積多晶硅； 去除所述凹槽之外的所述多晶硅，得到所述多晶硅層； 依次刻蝕所述氮化層、所述第一介電層、所述層間介質(zhì)層和所述襯底，形成所述第一硅孔；或者 在所述氮化層上沉積多晶硅； 依次刻蝕所述多晶硅、所述氮化層、所述第一介電層、所述層間介質(zhì)層和所述襯底，形成所述第一娃孔； 去除所述凹槽之外的所述多晶硅，得到所述多晶硅層。11.根據(jù)權利要求10所述的制作方法，其特征在于，所述去除多晶硅的過程采用化學機械平坦化方法實施。12.根據(jù)權利要求7所述的制作方法，其特征在于，所述設置介電隔離層和導電層的過程包括: 在所述第一硅孔的內(nèi)壁上、裸露的所述氮化層上和所述多晶硅層上沉積介電隔離材料； 在所述介電隔離材料上沉積導電材料； 去除所述氮化層以上的所述導電材料和所述介電隔離材料，形成所述導電層和所述介電隔離層；或者 在所述第一硅孔的內(nèi)壁上、裸露的所述氮化層上和所述多晶硅層上沉積介電隔離材料； 在所述第一硅孔中的所述介電隔離材料上覆蓋晶種層； 在所述晶種層和所述介電隔離材料上沉積導電材料； 去除所述氮化層以上的所述導電材料和所述介電隔離材料，形成所述導電層和所述介電隔尚層。13.根據(jù)權利要求12所述的制作方法，其特征在于，所述介電隔離材料為氧化硅、碳氧化硅或氮氧化硅。14.根據(jù)權利要求7或12所述的制作方法，其特征在于，所述介電隔離層的厚度為50 ?lOOOnm。15.根據(jù)權利要求12所述的制作方法，其特征在于，所述沉積導電材料的過程采用物理氣相沉積法、化學氣相沉積法或等離子體沉積法實施。16.根據(jù)權利要求12所述的制作方法，其特征在于，所述去除氮化層以上的導電材料和介電隔離材料的過程采用化學機械平坦化方法實施。17.根據(jù)權利要求7所述的制作方法，其特征在于，所述去除第一介電層以上的氮化層的過程采用化學濕法刻蝕法實施。18.根據(jù)權利要求7所述的制作方法，其特征在于，所述去除部分或全部多晶硅層的過程采用化學濕法刻蝕實施，所述濕法刻蝕的刻蝕劑包括四甲基氫氧化銨。
【專利摘要】本申請?zhí)峁┝艘环N用于硅通孔制作的對準結構及硅通孔的制作方法。該對準結構包括：襯底；層間介質(zhì)層，設置在襯底的表面上；第一介電層，設置在層間介質(zhì)層遠離襯底的表面上；凹槽，貫穿層間介質(zhì)層和第一介電層設置；金屬層，沿凹槽的內(nèi)壁設置；氮化層，設置在金屬層上，凹槽具有凹陷，凹陷設置在氮化層上。由于凹槽內(nèi)設置有凹陷，因此在形成第一金屬互連層后由于該凹陷的存在，使得第一金屬互連層在制作時需要填充該凹陷進而在第一金屬互連層的表面形成小的凹陷，進而在利用其對準時，利用其表面不平整的特點可以快速找到并對準該對準結構，而且提高了所形成的硅通孔的對準程度。
【IPC分類】H01L23/544, H01L21/768
【公開號】CN104952849
【申請?zhí)枴緾N201410127763
【發(fā)明人】嚴琰
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年9月30日
【申請日】2014年3月31日