046]N型阱14n含有N型的雜質(zhì)。N型阱14n位于與半導(dǎo)體基板10p的第一方向側(cè)的面相接的位置處。
[0047]P型源極區(qū)24p以及P型漏極區(qū)25p含有P型的雜質(zhì)。P型源極區(qū)24p以及P型漏極區(qū)25p在N型阱14n的內(nèi)部與半導(dǎo)體基板10p的第一方向側(cè)的面相接且以相互隔開間隔的方式而配置。
[0048]第四絕緣膜34、第五絕緣膜35和P型柵電極42p位于半導(dǎo)體基板10p的第一方向偵L第五絕緣膜35為，例如通過L0C0S法而形成的絕緣膜。P溝道M0S晶體管Tr2通過第三絕緣膜33、第五絕緣膜35和N型阱14n而與半導(dǎo)體基板10p的其他元件分離。
[0049]第四絕緣膜34位于與半導(dǎo)體基板10p的第一方向側(cè)的面且與被夾在P型源極區(qū)24p與P型漏極區(qū)25p之間的區(qū)域相接的位置處。第四絕緣膜34具有作為柵極絕緣膜的作用。
[0050]P型柵電極42p位于與第四絕緣膜34的第一方向側(cè)的面相接的位置處。P型柵電極42p由含有P型的雜質(zhì)的多晶硅構(gòu)成。P型擴散層46p位于P型柵電極42p的第一方向側(cè)的面處。P型擴散層46p與P型柵電極42p的其他部分相比含有濃度較高的P型的雜質(zhì)。P型柵電極42p能夠抑制在N型阱14n中所形成的溝道被形成為埋入溝道的情況，從而降低小于閾值電壓時的漏電流。
[0051 ] 1-3.N 溝道 M0S 晶體管 Tr3
[0052]P型阱15p、N型源極區(qū)26n、N型漏極區(qū)27n位于半導(dǎo)體基板10p中的N溝道MOS晶體管Tr3的位置處。
[0053]P型講15p含有P型的雜質(zhì)。P型講15p位于與半導(dǎo)體基板10p的第一方向側(cè)的面相接的位置處。
[0054]N型源極區(qū)26n以及N型漏極區(qū)27n含有N型的雜質(zhì)。N型源極區(qū)26n以及N型漏極區(qū)27n在P型阱15p的內(nèi)部與半導(dǎo)體基板10p的第一方向側(cè)的面相接且以相互隔開間隔的方式而設(shè)置。
[0055]第五絕緣膜35、第六絕緣膜36和N型柵電極43n位于半導(dǎo)體基板10p的第一方向偵L N溝道M0S晶體管Tr3通過第五絕緣膜35、P型阱15p而與半導(dǎo)體基板10p的其他元件分離。
[0056]第六絕緣膜36位于與半導(dǎo)體基板10p的第一方向側(cè)的面且與被夾在N型源極區(qū)26n與N型漏極區(qū)27n之間的區(qū)域相接位置處的。第六絕緣膜36具有作為柵極絕緣膜的作用。
[0057]N型柵電極43n位于與第六絕緣膜36的第一方向側(cè)的面相接的位置處。N型柵電極43n由含有N型的雜質(zhì)的多晶硅構(gòu)成。N型擴散層47n位于N型柵電極43n的第一方向側(cè)的面處。N型擴散層47n與N型柵電極43n的其他部分相比含有濃度較高的N型的雜質(zhì)。通過將P溝道MOS晶體管Tr2與N溝道MOS晶體管Tr3結(jié)合，從而構(gòu)成了邏輯電路。
[0058]2.制造方法
[0059]圖2?圖5為表示本發(fā)明的實施方式所涉及的半導(dǎo)體裝置的制造方法的剖視圖。首先，如圖2(A)所示，在P型的半導(dǎo)體基板10p的第一方向側(cè)的面上形成N型阱lln。
[0060]接下來，如圖2(B)所示，在半導(dǎo)體基板10p的第一方向側(cè)的面的預(yù)定部位處，例如通過L0C0S法而形成第二絕緣膜32、第三絕緣膜33以及第五絕緣膜35。
[0061]接下來，如圖3(C)所示，通過向半導(dǎo)體基板10p的第一方向側(cè)的面注入N型的雜質(zhì)，從而形成N型體區(qū)12n以及N型阱14n。此外，通過向半導(dǎo)體基板10p的第一方向側(cè)的面注入P型的雜質(zhì)，從而形成P型偏置區(qū)13p以及P型阱15p。N型體區(qū)12n相當(dāng)于本發(fā)明中的第一 N型區(qū)，P型偏置區(qū)13p相當(dāng)于本發(fā)明中的第一 P型區(qū)。
[0062]接下來，如圖3(D)所示，在半導(dǎo)體基板10p的第一方向側(cè)的面上形成成為柵極絕緣膜的較薄的絕緣膜37。并且，在絕緣膜37的第一方向側(cè)的面上形成成為柵電極的多晶硅層48。
[0063]接下來，如圖4(E)所示，向多晶硅層48中成為N型柵電極41n的部分以及成為N型柵電極43n的部分注入N型的雜質(zhì)而形成N型區(qū)48n。另外，既可以向多晶硅層48中成為P型柵電極42p的部分注入P型的雜質(zhì)，也可以不特別注入。
[0064]接下來，如圖4(F)所示，對多晶硅層48的一部分以及絕緣膜37的一部分進(jìn)行蝕刻而將其去除。由此，形成N型柵電極41n、P型柵電極42p、N型柵電極43n、第一絕緣膜31、第四絕緣膜34和第六絕緣膜36。
[0065]接下來，如圖5(G)所示，為了在N型體區(qū)12n中形成N型體接觸區(qū)22n，并在N型柵電極41n中形成N型擴散層45n，而向各自的位置注入N型的雜質(zhì)。
[0066]此時，預(yù)先形成抗蝕層R1，以便不使N型的雜質(zhì)進(jìn)入成為P型源極區(qū)21p的部分?？刮g層R1以不僅覆蓋成為P型源極區(qū)21p的部分而且還覆蓋位于N型柵電極41n的源極側(cè)的第一端部51的方式，橫跨N型體區(qū)12n的一部分與N型柵電極41n的一部分而形成。N型體接觸區(qū)22n被形成在相當(dāng)于本發(fā)明中的第四區(qū)域的位置處，N型擴散層45n被形成在相當(dāng)于本發(fā)明中的第三區(qū)域的位置處。
[0067]此外，如圖5 (G)所示，優(yōu)選為，在進(jìn)行該工序的同時，形成N溝道M0S晶體管Tr3的N型源極區(qū)26n、N型漏極區(qū)27n和N型擴散層47n。然后，去除抗蝕層R1。
[0068]接下來，如圖5(H)所示，為了在N型體區(qū)12n中形成P型源極區(qū)21p，并在P型偏置區(qū)13p中形成P型漏極區(qū)23p，而向各自的位置注入P型的雜質(zhì)。
[0069]此時，預(yù)先形成的抗蝕層R2并未完全覆蓋N型柵電極41n，而是預(yù)先使位于N型柵電極41n的源極側(cè)的第一端部51露出。由此，橫跨成為P型源極區(qū)21p的部分與位于N型柵電極41n的源極側(cè)的第一端部51而注入P型的雜質(zhì)。在位于N型柵電極41n的源極側(cè)的第一端部51附近形成有P型擴散層44p。成為P型源極區(qū)21p的部分相當(dāng)于本發(fā)明中的第二區(qū)域，位于N型柵電極41n的源極側(cè)的第一端部51附近相當(dāng)于本發(fā)明中的第一區(qū)域。
[0070]此外，如圖5 (H)所示，優(yōu)選為，在進(jìn)行該工序的同時，形成P溝道M0S晶體管Tr2的P型源極區(qū)24p、P型漏極區(qū)25p和P型擴散層46p。然后，去除抗蝕層R2。
[0071]通過以上的工序，能夠制造出半導(dǎo)體裝置1。
[0072]在以上所述的實施方式中，也可以替代N型阱1 In而配置含有P型的雜質(zhì)的P型阱。
[0073]符號說明
[0074]1…半導(dǎo)體裝置；10p…半導(dǎo)體基板；lln…N型講；12n…N型體區(qū)；13p…P型偏置區(qū);14n…N型講;15p…P型講;21p…P型源極區(qū)；22n…N型體接觸區(qū)；23p…P型漏極區(qū)；24p…P型源極區(qū)；25p…P型漏極區(qū)；26n…N型源極區(qū)；27n…N型漏極區(qū)；31…第一絕緣膜；32…第二絕緣膜；33…第三絕緣膜；34…第四絕緣膜；35…第五絕緣膜；36…第六絕緣膜；37…絕緣膜；41n…N型柵電極；42p…P型柵電極；43n…N型柵電極；44p…P型擴散層；45n…N型擴散層;46p…P型擴散層;47n…N型擴散層；48…多晶娃層;48n…N型區(qū)；51…第一端部；52…第二端部；R1、R2…抗蝕層;Trl…P溝道DMOS晶體管；Tr2…P溝道MOS晶體管；Tr3…N溝道MOS晶體管。
【主權(quán)項】
1.一種半導(dǎo)體裝置，具備: P溝道雙擴散金屬氧化物半導(dǎo)體晶體管，其具備N型柵電極； P溝道金屬氧化物半導(dǎo)體晶體管，其具備P型柵電極； N溝道金屬氧化物半導(dǎo)體晶體管，其具備N型柵電極。2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中， 所述P溝道雙擴散金屬氧化物半導(dǎo)體晶體管的所述N型柵電極具有:位于所述P溝道雙擴散金屬氧化物半導(dǎo)體晶體管的源極側(cè)的第一端部；和位于所述P溝道雙擴散金屬氧化物半導(dǎo)體晶體管的漏極側(cè)的第二端部，并且所述P溝道雙擴散金屬氧化物半導(dǎo)體晶體管的所述N型柵電極在所述第一端部處具有P型擴散層。3.如權(quán)利要求2所述的半導(dǎo)體裝置，其中， 所述P型擴散層在所述N型柵電極的厚度方向上位于從柵極絕緣膜離開的位置處。4.一種半導(dǎo)體裝置的制造方法，包括: 工序(a)，在位于與處在半導(dǎo)體基板的第一方向側(cè)的面的第一 N型區(qū)的一部分以及第一 P型區(qū)的一部分相接的位置處的絕緣膜的所述第一方向側(cè)，形成N型柵電極； 工序(b)，通過橫跨所述N型柵電極的所述第一方向側(cè)的面的一部分亦即第一區(qū)域與所述第一N型區(qū)的所述第一方向側(cè)的面的一部分亦即第二區(qū)域而注入P型的雜質(zhì)，從而在所述第一區(qū)域形成P型擴散層且在所述第二區(qū)域形成源極區(qū)。5.如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中， 在工序(a)與工序(b)之間還具備如下的工序(C)，即，橫跨所述第一區(qū)域的所述第一方向側(cè)的面和所述第二區(qū)域的所述第一方向側(cè)的面而形成抗蝕層，并向第三區(qū)域和第四區(qū)域注入N型的雜質(zhì)，并去除抗蝕層，所述第三區(qū)域為所述N型柵電極的所述第一方向側(cè)的面的一部分且為與所述第一區(qū)域不同的區(qū)域，所述第四區(qū)域為所述第一 N型區(qū)的所述第一方向側(cè)的面的一部分且為與所述第二區(qū)域不同的區(qū)域。6.如權(quán)利要求4或權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中， 工序(b)還包括形成P溝道金屬氧化物半導(dǎo)體晶體管的源極區(qū)以及漏極區(qū)的工序。7.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中， 工序(c)還包括形成N溝道金屬氧化物半導(dǎo)體晶體管的源極區(qū)以及漏極區(qū)的工序。
【專利摘要】本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。該半導(dǎo)體裝置具備：P溝道DMOS晶體管，其具備N型柵電極；P溝道MOS晶體管，其具備P型柵電極；N溝道MOS晶體管，其具備N型柵電極。優(yōu)選為，P溝道DMOS晶體管的N型柵電極具有：位于P溝道DMOS晶體管的源極側(cè)的第一端部；和位于P溝道DMOS晶體管的漏極側(cè)的第二端部，并且P溝道DMOS晶體管在第一端部處具有P型擴散層。
【IPC分類】H01L27/088, H01L29/78, H01L29/06, H01L21/8234, H01L27/092, H01L21/8238
【公開號】CN104979348
【申請?zhí)枴緾N201510155592
【發(fā)明人】新田博明, 赤沼英幸, 桑沢和伸
【申請人】精工愛普生株式會社
【公開日】2015年10月14日
【申請日】2015年4月2日
【公告號】US20150287726