一種薄膜晶體管陣列基板、其制作方法及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤指一種薄膜晶體管陣列基板、其制作方法及顯示裝 置。
【背景技術(shù)】
[0002] 目前，高級(jí)超維場開關(guān)（Advanced Super Dimension Switch，簡稱：ADS)薄膜晶體 管液晶顯示器是通過同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場以及狹縫電極層與板狀電極 層間形成多維電場，使液晶盒內(nèi)狹縫電極間、電極正上方的所有取向液晶分子都能夠產(chǎn)生 旋轉(zhuǎn)，從而提高了液晶工作效率并增大了透光率。因此ADS技術(shù)可以提高產(chǎn)品的畫面品質(zhì)， 具有高分辨率、高透過率、低功耗、寬視角等優(yōu)點(diǎn)。
[0003] ADS技術(shù)是將兩層氧化銦錫（Indium Tin Oxide，簡稱：IT0)材料都制作在薄膜晶 體管陣列基板上，分別作為公共電極和像素電極。現(xiàn)有ADS技術(shù)一般將公共電極制作在襯 底基板的最底層，采用塊狀設(shè)計(jì)，而像素電極制作在最上層，采用狹縫設(shè)計(jì)，具有一定的IT0 寬度間隔比。
[0004] ADS產(chǎn)品在生產(chǎn)過程中易發(fā)生污漬狀畫面不均，嚴(yán)重影響產(chǎn)品的良率。經(jīng)分析，不 良的發(fā)生機(jī)理為：與板狀電極層（如公共電極）殘沙相關(guān)，如圖la和圖lb所示，殘沙嚴(yán)重 區(qū)域容易引起薄膜晶體管中的有源層01彎曲不平整，造成薄膜晶體管特性Ioff偏大，漏電 嚴(yán)重，引起畫面不均。
[0005] 因此，如何解決板狀電極層殘沙引起的畫面不均的問題，是本領(lǐng)域技術(shù)人員亟待 解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0006] 有鑒于此，本發(fā)明實(shí)施例提供一種薄膜晶體管陣列基板、其制作方法及顯示裝置， 可以改善薄膜晶體管所在區(qū)域的電極層殘沙，避免由殘沙引起的畫面不均的現(xiàn)象。
[0007] 因此，本發(fā)明實(shí)施例提供了一種薄膜晶體管陣列基板，包括：襯底基板，設(shè)置在所 述襯底基板上的柵極，以及依次設(shè)置在所述柵極上的柵極絕緣層和有源層；
[0008] 還包括：設(shè)置在所述襯底基板上的像素電極、公共電極和透明電極層；其中，
[0009] 所述透明電極層和像素電極同層同材質(zhì)；或，所述透明電極層和公共電極電極同 層同材質(zhì)；
[0010] 所述透明電極層位于所述柵極絕緣層的正下方；
[0011] 所述有源層在所述襯底基板上的正投影位于所述透明電極層的正投影所在區(qū)域 內(nèi)。
[0012] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 所述透明電極層設(shè)置在所述襯底基板和所述柵極之間；或，
[0013] 所述透明電極層設(shè)置在所述柵極和所述柵極絕緣層之間。
[0014] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 所述襯底基板和所述柵極之間設(shè)置有緩沖層；
[0015]所述透明電極層設(shè)置在所述襯底基板和所述緩沖層之間。
[0016]在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 還包括：設(shè)置在所述透明電極層上的多條柵線，每條所述柵線的一部分作為所述柵極。
[0017]在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 所述柵線在所述襯底基板上的正投影與所述透明電極層的正投影相互重疊。
[0018]在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 所述薄膜晶體管陣列基板中的像素電極位于公共電極的上方，其中，所述公共電極為板狀 電極。
[0019]在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 所述薄膜晶體管陣列基板中的像素電極位于公共電極的下方，其中，所述像素電極為板狀 電極。
[0020] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 所述透明電極層的材料為氧化銦錫、氧化銦鋅或氧化銦鎵鋅其中之一或組合。
[0021 ] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 所述透明電極層為具有矩形形狀的板狀電極。
[0022] 在一種可能的實(shí)現(xiàn)方式中，在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中， 所述透明電極層的厚度為300 A至1000
[0023]本發(fā)明實(shí)施例還提供了一種本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板的制 作方法，包括：
[0024]通過同一構(gòu)圖工藝在襯底基板上形成像素電極和透明電極層的圖形；或，通過同 一構(gòu)圖工藝在襯底基板上形成公共電極和透明電極層的圖形；
[0025]在襯底基板上形成柵極的圖形；
[0026]在形成有所述柵極圖形的襯底基板上依次形成柵極絕緣層和有源層的圖形；所述 透明電極層圖形位于所述柵極絕緣層圖形的下方；所述有源層圖形在所述襯底基板上的正 投影位于所述透明電極層圖形的正投影所在區(qū)域內(nèi)。
[0027]本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述薄膜晶體管 陣列基板。
[0028]本發(fā)明實(shí)施例的有益效果包括：
[0029]本發(fā)明實(shí)施例提供的一種薄膜晶體管陣列基板、其制作方法及顯示裝置，包括：襯 底基板，設(shè)置在襯底基板上的柵極，以及依次設(shè)置在柵極上的柵極絕緣層和有源層；還包 括：設(shè)置在襯底基板上的像素電極、公共電極和透明電極層；其中，透明電極層和像素電極 /公共電極同層同材質(zhì)；透明電極層位于柵極絕緣層的下方；有源層在襯底基板上的正投 影位于透明電極層的正投影所在區(qū)域內(nèi)。由于薄膜晶體管中的有源層正下方設(shè)置有與像素 電極或公共電極同層同材質(zhì)的透明電極層，可以改善薄膜晶體管所在區(qū)域的電極層殘沙， 使有源層的表面平整，避免由殘沙引起的畫面不均的現(xiàn)象，實(shí)現(xiàn)方法簡單，且對柵極電阻的 影響較小，可以提升產(chǎn)品品質(zhì)。
【附圖說明】
[0030]圖la為現(xiàn)有技術(shù)中薄膜晶體管陣列基板的俯視圖；
[0031] 圖lb為圖la沿A-A'方向的剖面結(jié)構(gòu)示意圖；
[0032]圖2a為本發(fā)明實(shí)施例提供的薄膜晶體管陣列基板的俯視圖之一；
[0033] 圖2b和圖2c分別為圖2a沿B-B'方向的剖面結(jié)構(gòu)示意圖；
[0034]圖3a為本發(fā)明實(shí)施例提供的薄膜晶體管陣列基板的俯視圖之二；
[0035] 圖3b為圖3a沿C-C'方向的剖面結(jié)構(gòu)示意圖；
[0036]圖4為本發(fā)明實(shí)施例提供的薄膜晶體管陣列基板的制作方法流程圖；
[0037]圖5a至圖5f分別為本發(fā)明實(shí)施例提供的薄膜晶體管陣列基板的制作方法在各步 驟執(zhí)行后的結(jié)構(gòu)示意圖。
[0038] 附圖標(biāo)記說明：
[0039] 1、襯底基板；2、柵線；3、透明電極層；4、有源層；5、源極；6、漏極；7、公共電極；8、 公共電極線；9、數(shù)據(jù)掃描線；10、過孔；11、連接孔；12、像素電極；13、導(dǎo)電連接層。
【具體實(shí)施方式】
[0040] 下面結(jié)合附圖，對本發(fā)明實(shí)施例提供的薄膜晶體管陣列基板、其制作方法及顯示 裝置的【具體實(shí)施方式】進(jìn)行詳細(xì)地說明。
[0041] 其中，附圖中各膜層的厚度和形狀不反映薄膜晶體管陣列基板的真實(shí)比例，目的 只是示意說明本
【發(fā)明內(nèi)容】
。
[0042] 本發(fā)明實(shí)施例提供了一種薄膜晶體管陣列基板，如圖2a至圖2c所示，包括：襯底 基板1，設(shè)置在襯底基板1上的柵極，以及依次設(shè)置在柵極上的柵極絕緣層和有源層4;
[0043] 還包括：設(shè)置在襯底基板1上的像素電極、公共電極和透明電極層3;其中，
[0044] 透明電極層3和像素電極同層同材質(zhì)；或，透明電極層3和公共電極電極同層同材 質(zhì)；
[0045] 透明電極層3位于柵極絕緣層的下方；
[0046] 該有源層4在襯底基板1上的正投影位于透明電極層3的正投影所在區(qū)域內(nèi)。
[0047] 在本發(fā)明實(shí)施例提供的上述薄膜晶體管陣列基板中，由于薄膜