晶體管中的有源層 正下方設置有與像素電極或公共電極同層同材質(zhì)的透明電極層，可以改善薄膜晶體管所在 區(qū)域的電極層殘沙，使有源層的表面平整，避免由殘沙引起的畫面不均的現(xiàn)象，實現(xiàn)方法簡 單，且對柵極電阻的影響較小，可以提升產(chǎn)品品質(zhì)。
[0048] 在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板中，如圖2b所 示，透明電極層3可以設置在柵極和襯底基板1之間；或，如圖2c所示，透明電極層3可以 設置在柵極和柵極絕緣層之間。
[0049] 在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板中，為了提高襯 底基板與襯底基板上金屬膜層的附著性，還可以在襯底基板與柵極之間設置緩沖層，此時， 透明電極層也可以具體設置在襯底基板和緩沖層之間。在具體實現(xiàn)過程中，本發(fā)明實施例 提供的透明電極層的位置不限于本發(fā)明附圖中涉及到的位置，在此不作限定。
[0050] 在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板中，如圖2a至圖 2c所示，該薄膜晶體管陣列基板還包括：設置在透明電極層3上的多條柵線2,每條柵線2 的一部分作為薄膜晶體管中的柵極，這樣可以簡化工藝，節(jié)省成本。
[0051] 在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板中，當每條柵線 的一部分作為薄膜晶體管中的柵極時，為了減少一次掩膜板進行構(gòu)圖工藝的使用，具體地， 如圖3a和圖3b所示，可以將柵線在襯底基板上的正投影與透明電極層的正投影相互重疊， 這樣在制備薄膜晶體管陣列基板時不需要增加額外的制備工序，在襯底基板上沉積電極層 薄膜和金屬層薄膜之后，只需通過一次構(gòu)圖工藝（如半透膜掩膜工藝或單狹縫掩膜工藝） 就可以形成透明電極層和柵線的圖形，進而可以簡化工藝，降低成本。為了不影響顯示效 果，如圖3b所示，透明電極層3可以設置在柵線2和襯底基板1之間。
[0052] 可選地，在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板可以應 用于高級超維場開關(guān)（Advanced Super Dimension Switch，ADS)型液晶面板中，在薄膜晶 體管陣列基板中的公共電極作為板狀電極位于下層（更靠近襯底基板），像素電極作為狹 縫電極位于上層（更靠近液晶層），即像素電極位于公共電極的上方，在像素電極和公共電 極之間設有絕緣層；此時，公共電極與透明電極層可以同層設置，這樣，在制備薄膜晶體管 陣列基板時不需要增加額外的制備工序，只需要通過同一構(gòu)圖工藝即可形成公共電極和透 明電極層的圖形，能夠節(jié)省制備成本，提升產(chǎn)品附加值，并且可以改善薄膜晶體管所在區(qū)域 的公共電極層殘沙，避免由殘沙引起的畫面不均的現(xiàn)象。
[0053] 可選地，在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板還可以 應用于超高級超維場開關(guān)（High Advanced Super Dimension Switch，HADS)型液晶面板 中，在薄膜晶體管陣列基板中的像素電極作為板狀電極位于下層（更靠近襯底基板），公共 電極作為狹縫電極位于上層（更靠近液晶層），即像素電極位于公共電極的下方，在像素電 極和公共電極之間設有絕緣層；此時，像素電極與透明電極層可以同層設置，這樣，在制備 薄膜晶體管陣列基板時不需要增加額外的制備工序，只需要通過同一構(gòu)圖工藝即可形成像 素電極和透明電極層的圖形，能夠節(jié)省制備成本，提升產(chǎn)品附加值，并且可以改善薄膜晶體 管所在區(qū)域的像素電極層殘沙，避免由殘沙引起的畫面不均的現(xiàn)象。
[0054] 在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板中，優(yōu)選地，透明 電極層的材料可以為氧化銦錫、氧化銦鋅或氧化銦鎵鋅其中之一或組合。合理選擇上述透 明電極層的材料，可以進一步實現(xiàn)薄膜晶體管所在區(qū)域不會產(chǎn)生電極層殘沙的作用。
[0055] 在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板中，優(yōu)選地，透明 電極層可以設置為具有矩形形狀的板狀電極，使刻蝕工藝簡單化。對于透明電極層的形狀 也可以設置為其他規(guī)則圖形，只需滿足有源層在襯底基板上的正投影位于透明電極層的正 投影所在區(qū)域內(nèi)即可。
[0056] 在具體實施時，在本發(fā)明實施例提供的上述薄膜晶體管陣列基板中，優(yōu)選地，透明 電極層的厚度可以設置為300贏至1000人，進一步保證薄膜晶體管所在區(qū)域不會產(chǎn)生電極 層殘沙。
[0057] 在具體實施時，本發(fā)明實施例提供的薄膜晶體管陣列基板中一般還會具有諸如柵 絕緣層、歐姆接觸層和鈍化層等其他膜層結(jié)構(gòu)，以及在襯底基板上還一般形成有公共電極 線、數(shù)據(jù)線等結(jié)構(gòu)，這些具體結(jié)構(gòu)可以有多種實現(xiàn)方式，在此不做限定。
[0058] 基于同一發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種本發(fā)明實施例提供的上述薄膜晶 體管陣列基板的制作方法，由于該方法解決問題的原理與前述一種薄膜晶體管陣列基板相 似，因此該方法的實施可以參見薄膜晶體管陣列基板的實施，重復之處不再贅述。
[0059] 在具體實施時，本發(fā)明實施例提供的薄膜晶體管陣列基板的制作方法，如圖4所 示，具體包括以下步驟：
[0060] S401、通過同一構(gòu)圖工藝在襯底基板上形成像素電極和透明電極層的圖形；或，通 過同一構(gòu)圖工藝在襯底基板上形成公共電極和透明電極層的圖形；
[0061] S402、在襯底基板上形成柵極的圖形；
[0062] S403、在形成有柵極圖形的襯底基板上依次形成柵極絕緣層和有源層的圖形；透 明電極層圖形位于柵極絕緣層圖形的下方；有源層圖形在襯底基板上的正投影位于透明電 極層圖形的正投影所在區(qū)域內(nèi)。
[0063] 需要說明的是，步驟S401和步驟S402可以互換，當透明電極層位于柵極下方時， 首先執(zhí)行步驟S401，然后執(zhí)行步驟S402 ;當透明電極層位于柵極和柵極絕緣層之間時，首 先執(zhí)行步驟S402,然后執(zhí)行步驟S401。
[0064] 在本發(fā)明實施例提供的上述薄膜晶體管陣列基板的制作方法中，由于薄膜晶體管 中的有源層正下方設置有與像素電極或公共電極同層同材質(zhì)的透明電極層，且有源層圖形 在襯底基板上的正投影位于透明電極層圖形的正投影所在區(qū)域內(nèi)，可以改善薄膜晶體管所 在區(qū)域的電極層殘沙，避免由殘沙引起的畫面不均的現(xiàn)象，實現(xiàn)方法簡單，且對柵極電阻的 影響較小，可以提升產(chǎn)品品質(zhì)。
[0065] 下面以一個具體的實例詳細的說明本發(fā)明實施例提供的薄膜晶體管陣列基板的 制作方法，具體步驟如下：
[0066] 步驟一、通過同一構(gòu)圖工藝在襯底基板上形成包括公共電極和透明電極層的圖 形，如圖5a所示；
[0067] 在具體實施時，在襯底基板上通過濺射或熱蒸發(fā)等方法沉積一層厚度約為300 A 至1000 A的電極層薄膜，電極層薄膜的材質(zhì)具體可以包括氧化銦錫IT0、或者氧化銦鋅 IZ0、或者其它金屬及金屬氧化物；通過一次曝光、濕法刻蝕工藝，形成公共電極7和透明電 極層3的圖形，其中，薄膜晶體管對應的區(qū)域需保留電極層薄膜用來作為透明電極層3 ;
[0068] 步驟二、在形成有公共電極和透明電極層圖形的襯底基板上形成柵線的圖形，如 圖5b所示；
[0069] 在具體實施時，在上述襯底基板上通過濺射或熱蒸發(fā)等方法，沉積一層緩沖層薄 膜和金屬層薄膜，緩沖層薄膜的厚度約為100A至1000A，緩沖層薄膜的材質(zhì)可以包括金 屬Ta、Cr、Mo、W、Nb等金屬或者合金，或者透明導電薄膜；金屬層薄膜的厚度約為1000A至 5000蓋，材質(zhì)可以為鋁或者銅，對金屬層薄膜進行涂光刻膠、曝光、顯影和濕法刻蝕及剝離 工藝得到柵線2和公共電極線8(連接下層公共電極）等對應的圖形；其中，每條柵線2圖 形的一部分作為薄膜晶體管中的柵極；
[0070] 步驟三、在柵極圖形上方依次形成柵極絕緣層和有源層的圖形，如圖5c所示；
[0071] 在具體實施時，在完成步驟二的襯底基板上通過PECVD等方法依次沉積柵極絕 緣層、有源層4、歐姆接觸層的薄膜；柵絕緣層薄膜的厚度具體可為1000美至4000灰，材 質(zhì)具體可以