一種晶圓級扇出封裝的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明公開了一種晶圓級扇出封裝的制作方法，本發(fā)明屬于微電子封裝的技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著人們對電子產(chǎn)品的要求向小型化、多功能、環(huán)保型等方向的發(fā)展，人們努力尋求將電子系統(tǒng)越做越小，集成度越來越高，功能越做越多、越來越強，由此產(chǎn)生了許多新技術(shù)、新材料和新設(shè)計，其中扇出型封裝技術(shù)就是這些技術(shù)的典型代表。
[0003]作為廣泛應(yīng)用的單顆芯片封裝技術(shù)，傳統(tǒng)封裝目前已經(jīng)逐漸呈現(xiàn)出封裝效率低下和成本持續(xù)攀升的弊端。圓片級封裝作為一種新型的封裝方式，因能夠較大地減少芯片封裝尺寸，而被業(yè)界廣泛采用?，F(xiàn)有的BGA封裝技術(shù)受到有機基板性能的限制。向扇出WLP的轉(zhuǎn)移有助于克服這些限制，且能簡化供應(yīng)鏈。扇出WLP的主要優(yōu)點是能很好地控制翹曲，這就能實現(xiàn)高裝配良率。在封裝自身上建立基板允許在較少的金屬層中實現(xiàn)較高的集成和布線密度。扇出WLP是支撐未來集成(特別是對于無線器件)的下一代平臺。
[0004]扇出WLP結(jié)構(gòu)最著名的例子之一是由英飛凌公司(Infineon Technologies AG)開發(fā)的eWLB技術(shù)。該技術(shù)采用前后道制造技術(shù)結(jié)合并行加工晶圓上的全部芯片，能大大降低制造成本。其優(yōu)點是:與常規(guī)的引線框架或疊層封裝比較，封裝面積較小、I/O數(shù)量從中等到高、連接密度最大化、以及能獲得所需的電學和熱性能。它也能為無線市場提供高性能和節(jié)能的解決方法。但是其缺點也比較明顯，在其工藝技術(shù)設(shè)計時，只考慮了芯片功能面朝下的工藝方式，這個應(yīng)用就很大程度上限制了功能面朝上的產(chǎn)品；另外該技術(shù)需要應(yīng)用到臨時鍵合和拆鍵合的工藝，所以在最終的扇出封裝的成本計算上也有很大的難度，直接導致了該封裝技術(shù)生產(chǎn)的成本高昂。
[0005]對扇出式封裝技術(shù)研究仍在繼續(xù)，由于這些工藝的方法的多種不利因素，對產(chǎn)品的成品率和可靠性，以及最終出貨價格都造成極大的影響。各種新的封裝結(jié)構(gòu)和特殊工藝方法也逐步被提出和討論。
【發(fā)明內(nèi)容】
[0006]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種晶圓級封裝結(jié)構(gòu)的封裝方法。
[0007]按照本發(fā)明提供的技術(shù)方案，一種晶圓級扇出封裝的制作方法包括以下步驟:
a、在基板的上表面將芯片通過含有與芯片同等面積的粘結(jié)劑固定在設(shè)定位置，芯片的輸入輸出端朝上；
b、在基板的上表面形成塑封材料層，塑封材料層將芯片封裝，芯片的輸入輸出端露出；
c、在塑封材料層的上表面涂上介電材料，形成介電層；
d、去除對應(yīng)芯片的輸入輸出端位置上方的介電層，再在去除部位形成引出線和焊球，引出線的一端與芯片的輸入輸出端相連；
e、沿著基板的下表面進行減薄，將基板、粘結(jié)劑以及部分的塑封材料層和芯片的下表面去除，最終磨削面停留在芯片的設(shè)定位置形成封裝半成品；
f、在封裝半成品上沿著相鄰兩個芯片之間的切割線將封裝半成品切割成單個封裝結(jié)構(gòu)。
[0008]作為優(yōu)選:所述基板的材質(zhì)為硅、陶瓷、藍寶石或者玻璃材料，且基板的厚度為10um-1mm0
[0009]作為優(yōu)選:所述粘結(jié)劑的材質(zhì)為環(huán)氧樹脂或者二氧化硅材料為主的液狀或者膜狀物質(zhì)，且粘結(jié)劑的厚度為5um-50um。
[0010]作為優(yōu)選:所述塑封材料層的材質(zhì)是由環(huán)氧樹脂為主體的樹脂，且塑封材料層的厚度與芯片上表面齊平。
[0011]作為優(yōu)選:所述塑封材料層通過常規(guī)的填充工藝、噴涂工藝、壓膜工藝或者印刷工藝完成。
[0012]作為優(yōu)選:所述介電層的材質(zhì)為二氧化硅、酚樹脂或者聚酰亞胺，且介電層的厚度為 lum_20umo
[0013]作為優(yōu)選:所述引出線通過常規(guī)的電鍍、印刷或者沉積工藝形成。
[0014]作為優(yōu)選:步驟c中，在介電層的上表面覆蓋一層保護層。
[0015]作為優(yōu)選:所述保護層的材質(zhì)二氧化硅、氮化硅、酚樹脂或者聚酰亞胺，保護層的厚度為2um_20um。
[0016]本發(fā)明的封裝方法能夠極大地減少扇出式封裝制程的工藝步驟，極大的減少了其封裝成本支出，同時保證了封裝的可靠性。
【附圖說明】
[0017]圖1是本發(fā)明步驟a得到的封裝體的結(jié)構(gòu)示意圖。
[0018]圖2是本發(fā)明步驟b得到的封裝體的結(jié)構(gòu)示意圖。
[0019]圖3是本發(fā)明步驟c得到的封裝體的結(jié)構(gòu)示意圖。
[0020]圖4是本發(fā)明步驟d得到的封裝體的結(jié)構(gòu)示意圖。
[0021]圖5是本發(fā)明步驟e得到的封裝體的結(jié)構(gòu)示意圖。
[0022]圖6是本發(fā)明步驟f得到的封裝體的結(jié)構(gòu)示意圖。
【具體實施方式】
[0023]下面結(jié)合具體實施例對本發(fā)明作進一步說明。
[0024]實施例1
一種晶圓級扇出封裝的制作方法包括以下步驟:
a、在基板6的上表面通過粘結(jié)劑7貼裝芯片1，芯片I的輸入輸出端朝上，基板6的材質(zhì)為硅且厚度為lOOum，粘結(jié)劑7的材質(zhì)為環(huán)氧樹脂且厚度為5um，如圖1所示；
b、在基板6的上表面常規(guī)的填充工藝形成塑封材料層2，塑封材料層2將芯片I封裝，芯片I的輸入輸出端露出，塑封材料層2的材質(zhì)是由環(huán)氧樹脂為主體的樹脂，如圖2所示；
c、在塑封材料層2的上表面涂上介電材料，形成介電層4，介電層4的材質(zhì)為二氧化硅且厚度為lum，在介電層4的上表面覆蓋一層保護層5，保護層5的材質(zhì)為二氧化硅且厚度為2um，如圖3所示；
d、去除對應(yīng)芯片I的輸入輸出端位置的介電層4，再在去除部位采用常規(guī)的電鍍工藝形成引出線3和焊球8，引出線3的一端與芯片I的輸入輸出端相連，如圖4所示；
e、沿著基板6的下表面進行減薄，將基板6、粘結(jié)劑7以及部分的塑封材料層2和芯片I的下表面去除，最終磨削面停留在芯片I的設(shè)定位置形成封裝半成品，如圖5所示；
f、在封裝半成品上沿著相鄰兩個芯片I之間的切割線將封裝半成品切割成單個封裝結(jié)構(gòu)，如圖6所示。
[0025]
實施例2
一種晶圓級扇出封裝的制作方法包括以下步驟:
a、在基板6的上表面通過粘結(jié)劑7貼裝芯片1，芯片I的輸入輸出端朝上，基板6的材質(zhì)為陶瓷且厚度為400um，粘結(jié)劑7的材質(zhì)為二氧化硅材料為主的液狀物質(zhì)且厚度為20um，如圖1所示；
b、在基板6的上表面通過常規(guī)的噴涂工藝形成塑封材料層2，塑封材料層2將芯片I封裝，芯片I的輸入輸出端露出，如圖2所示；
c、在塑封材料層2的上表面涂上介電材料，形成介電層4，介電