一種集成電路的設(shè)計(jì)方法和集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體而言涉及一種集成電路的設(shè)計(jì)方法和集成電路。
【背景技術(shù)】
[0002]在集成電路技術(shù)領(lǐng)域中，減小芯片面積一直是業(yè)界追求的目標(biāo)。對(duì)于先進(jìn)技術(shù)，尤其對(duì)于32nm及以下工藝節(jié)點(diǎn)制程而言，降低芯片的設(shè)計(jì)面積是節(jié)省成本的關(guān)鍵因素。
[0003]在集成電路設(shè)計(jì)中，如果兩個(gè)晶體管的源極或漏極沒有連接在一起，則這兩個(gè)晶體管在空間上應(yīng)當(dāng)被分開設(shè)置(即，二者之間需保留一定的距離)，如圖1所示。在圖1所示的集成電路的版圖中，包括第一晶體管I與第二晶體管2，第一晶體管I包括鰭型結(jié)構(gòu)1001、柵極1002、有源區(qū)1003、邊緣柵極(edge gate) 10021，第二晶體管2包括鰭型結(jié)構(gòu)2001、柵極2002、有源區(qū)2003、邊緣柵極(edge gate) 200210其中，第一晶體管I與第二晶體管2的源極或漏極沒有連接在一起，二者之間保持一定的距離L，通常L應(yīng)不小于柵極的覽度。
[0004]距離L的存在會(huì)導(dǎo)致版圖中的器件密度比較低，相應(yīng)地，制得的集成電路(芯片)中的器件密度也會(huì)比較低(即，造成芯片面積比較大)。顯然，這不利于芯片的小型化，也不利于節(jié)省成本。
[0005]為解決上述技術(shù)問題，有必要提出一種新的集成電路的設(shè)計(jì)方法和集成電路。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種集成電路的設(shè)計(jì)方法和集成電路，可以提高集成電路的器件密度，降低集成電路的面積從而降低成本。
[0007]在本發(fā)明的一個(gè)實(shí)施例中，提供一種集成電路的設(shè)計(jì)方法，所述方法包括:
[0008]步驟A:改變集成電路中相鄰并相距一定距離的第一晶體管與第二晶體管的位置，使所述第一晶體管與所述第二晶體管的兩個(gè)相鄰的邊緣柵極的位置重疊，并在邊緣柵極重疊的位置形成包括中間柵極的第三晶體管；
[0009]步驟B:通過將所述中間柵極連接到預(yù)定電壓關(guān)閉所述第三晶體管，以隔離所述第一晶體管與所述第二晶體管。
[0010]可選地，所述第三晶體管為PM0S，在所述步驟B中，所述預(yù)定電壓為VDD。
[0011]可選地，所述第三晶體管為NM0S，在所述步驟B中，所述預(yù)定電壓為VSS。
[0012]可選地，在所述步驟B之后還包括步驟C:進(jìn)行電氣規(guī)則檢查，以判斷所述中間柵極是否連接到所述預(yù)定電壓。
[0013]可選地，在所述步驟C之后還包括步驟D:根據(jù)所述電氣規(guī)則檢查的結(jié)果，對(duì)電氣連接錯(cuò)誤進(jìn)行修改。
[0014]可選地，在所述步驟A中，所述第一晶體管的有源區(qū)與所述第二晶體管的有源區(qū)相鄰接。
[0015]可選地，在所述步驟A中，所述第一晶體管與所述第二晶體管均包括鰭型結(jié)構(gòu)。
[0016]在本發(fā)明的另一實(shí)施例中，提供一種集成電路，該集成電路包括相鄰接的第一晶體管與第二晶體管，還包括設(shè)置在所述第一晶體管與所述第二晶體管的交界位置處的包括中間柵極的第三晶體管，其中，所述中間柵極連接到預(yù)定電壓以使所述第三晶體管處于關(guān)閉狀態(tài)。
[0017]可選地，所述第三晶體管為PM0S，所述預(yù)定電壓為VDD。
[0018]可選地，所述第三晶體管為NM0S，所述預(yù)定電壓為VSS。
[0019]可選地，所述第一晶體管的有源區(qū)與所述第二晶體管的有源區(qū)相鄰接。
[0020]可選地，所述第一晶體管與所述第二晶體管均包括鰭型結(jié)構(gòu)。
[0021 ] 本發(fā)明的集成電路的設(shè)計(jì)方法，可以拉近相鄰的第一晶體管與第二晶體管的距離，因此，可以提高版圖中的器件密度，最終提高制得的集成電路中的器件密度，降低成本。本發(fā)明的集成電路，采用該設(shè)計(jì)方法設(shè)計(jì)的集成電路的版圖制造，因而相對(duì)于現(xiàn)有技術(shù)，可以提高器件的密度，并節(jié)省成本。
【附圖說明】
[0022]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0023]附圖中:
[0024]圖1為現(xiàn)有技術(shù)中的一種集成電路的版圖；
[0025]圖2為本發(fā)明實(shí)施例一的集成電路的設(shè)計(jì)方法形成的版圖；
[0026]圖3為本發(fā)明實(shí)施例一的集成電路的設(shè)計(jì)方法的一種流程圖；
[0027]圖4為本發(fā)明實(shí)施例二的集成電路的一種版圖。
【具體實(shí)施方式】
[0028]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0029]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。
[0030]在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0031]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0032]實(shí)施例一
[0033]本實(shí)施例涉及集成電路技術(shù)領(lǐng)域，特別地，本實(shí)施例涉及一種集成電路的設(shè)計(jì)方法，用于減小布圖(layout)的面積,進(jìn)而減小芯片的面積。
[0034]在本實(shí)施例的集成電路的設(shè)計(jì)方法所要設(shè)計(jì)的集成電路中，包括如圖2所示的第一晶體管11與第二晶體管12。其中，第一晶體管11包括鰭型結(jié)構(gòu)101、柵極102、有源區(qū)103、邊緣柵極(edge gate) 1021，第二晶體管12包括鰭型結(jié)構(gòu)201、柵極202、有源區(qū)203、邊緣柵極(edge gate) 2021。第一晶體管11與第二晶體管12的兩個(gè)相鄰的邊緣柵極1021和2021的位置重疊，在邊緣柵極重疊的位置形成中間柵極(middle gate) 1022。其中，中間柵極1022與有源區(qū)103和203覆蓋中間柵極1022的部分共同構(gòu)成中間柵極晶體管(也稱第三晶體管)13,如圖2所示。
[0035]顯然，與現(xiàn)有技術(shù)中的第一晶體管I和第二晶體管2之間需保持一定的距離L (如圖1所示)的方案相比，本實(shí)施例的集成電路由于第一晶體管11與第二晶體管12的兩個(gè)相鄰的邊緣柵極1021和2021的位置重疊，可以減小電路的面積。
[0036]本實(shí)施例的集成電路的設(shè)計(jì)方法，包括如下步驟:
[0037]步驟A:將集成電路中相鄰但源極或漏極之間不存在連接的第一晶體管11與第二晶體管12的位置進(jìn)行遷移以使第一晶體管11與第二晶體管12的兩個(gè)相鄰的邊緣柵極1021和2021的位置重疊，在邊緣柵極重疊的位置形成中間柵極(middle gate) 1022，如圖2所示。
[0038]也就是說，原來相鄰并相距一定距離的第一晶體管和第二晶體管(如圖1所示)，在本實(shí)施例的設(shè)計(jì)方法形成的版圖中變成了相鄰接(相鄰并接觸)且共用中間柵極1022(如圖2所示)。
[0039]示例性地，中間柵極1022可以與第一晶體管11的邊緣柵極1021相同，也可以與第二晶體管12的邊緣柵極1022相同。
[0040]其中，中間柵極1022與有源區(qū)103和203覆蓋中間柵極1022的部分等共同構(gòu)成了中間柵極晶體管(也稱第三晶體管)13，如圖2所示。
[0041]步驟B:將中