扇出型晶圓級封裝方法
【技術領域】
[0001]本發(fā)明屬于半導體封裝領域，特別是涉及一種扇出型晶圓級封裝方法。
【背景技術】
[0002]扇出型晶圓級封裝(Fan-out Wafer Level package，F(xiàn)0WLP)是一種晶圓級加工的嵌入式芯片封裝方法，是目前一種輸入/輸出端口(I/O)較多、集成靈活性較好的先進封裝方法之一。扇出型晶圓級封裝相較于常規(guī)的晶圓級封裝具有其獨特的優(yōu)點:①I/O間距靈活，不依賴于芯片尺寸；②只使用有效die，產(chǎn)品良率提高；③具有靈活的3D封裝路徑，即可以在頂部形成任意陣列的圖形具有較好的電性能及熱性能；⑤高頻應用；⑥容易在重新布線層(RDL)中實現(xiàn)高密度布線。
[0003]現(xiàn)有的扇出型晶圓級封裝方法一般為:提供載體，在載體表面形成粘合層；將半導體芯片正面朝上貼裝于粘合層表面；涂布介電層；光刻、電鍍出重新布線層(RDL);采用注塑工藝將半導體芯片塑封于塑封材料層中；塑封研磨、開口 ；光刻、電鍍出球下金屬層；進行植球回流，形成焊球陣列；移除載體。
[0004]在現(xiàn)有的扇出型晶圓級封裝方法中需要多次光刻的過程。光刻工藝必須使用特定的光刻設備才能完成，光刻工藝所需的設備結構復雜，價格昂貴，且整個光刻工藝的流程比較繁瑣耗時，這必定會導致現(xiàn)有的扇出型晶圓級封裝方法的成本較高，產(chǎn)量較低。

【發(fā)明內(nèi)容】

[0005]鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種扇出型晶圓級封裝方法，用于解決現(xiàn)有技術中扇出型晶圓級封裝方法中多次使用光刻工藝形成重新布線圖形、球下金屬層而導致的成本較高，產(chǎn)量較低的問題。
[0006]為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種扇出型晶圓級封裝方法，所述扇出型晶圓級封裝方法至少包括:
[0007]提供一載體，在所述載體表面形成粘合層；
[0008]將至少一半導體芯片正面朝上貼裝于所述粘合層表面；
[0009]采用塑封工藝將所述半導體芯片塑封于塑封材料層中，并同時在所述塑封材料層內(nèi)形成與后續(xù)要形成的連接通孔及重新布線層相對應的開口；
[0010]在所述開口內(nèi)形成連接通孔及重新布線層。
[0011]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，采用塑封工藝將所述半導體芯片塑封于塑封材料層中，并同時在所述塑封材料層內(nèi)形成與后續(xù)要形成的連接通孔及重新布線層相對應的開口包括:
[0012]提供上塑封成型模板及下塑封成型模板，利用電子術直寫曝光結合反應離子刻蝕技術，在所述上塑封成型模板的下表面制備出連接通孔及重新布線層圖形；
[0013]將表面貼裝有所述半導體芯片的所述載體正面朝上置于所述下塑封成型模板的上表面；
[0014]將塑封材料置于貼裝有所述半導體芯片的粘合層上；
[0015]在預設溫度條件下，壓緊所述上塑封成型模板及所述下塑封成型模板，即在將所述半導體芯片塑封于塑封材料層的同時在所述塑封材料層內(nèi)形成所述開口 ；
[0016]對所述塑封材料層進行固化處理，并釋放所述上塑封成型模板及所述下塑封成型模板。
[0017]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，所述上塑封成型模板及所述下塑封成型模板的材料為金剛石、不銹鋼、二氧化硅或陶瓷。
[0018]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，所述預設溫度為125°C?150。。。
[0019]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，所述上塑封成型模板的下表面及所述連接通孔及重新布線層圖形的表面均貼有剝離膜。
[0020]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，采用化學鍍工藝或電鍍工藝在所述開口內(nèi)形成所述連接通孔及所述重新布線層。
[0021]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，所述塑封材料中含有特殊的有機金屬復合物形態(tài)的添加物，所述添加劑在激光束的照射下會發(fā)生物理化學反應而被活化。
[0022]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，采用化學鍍工藝或電鍍工藝在所述開口內(nèi)形成所述連接通孔及所述重新布線層包括:
[0023]在所述開口內(nèi)通過激光光束活化使所述塑封材料層產(chǎn)生物理化學反應形成金屬核；
[0024]以所述金屬核為基礎，采用化學鍍工藝或電鍍工藝在所述開口內(nèi)形成所述連接通孔及所述重新布線層。
[0025]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，在所述開口內(nèi)形成所述連接通孔及所述重新布線層后還包括:
[0026]在所述重新布線層及所述塑封材料層表面形成介質(zhì)層；
[0027]圖形化所述介質(zhì)層，以在所述介質(zhì)層內(nèi)形成暴露出所述重新布線層的開孔；
[0028]在所述重新布線層上形成凸點下金屬層；
[0029]在所述凸點下金屬層上植球回流，形成焊球凸點陣列；
[0030]移除所述載體及所述粘合層。
[0031]作為本發(fā)明的扇出型晶圓級封裝方法的一種優(yōu)選方案，采用加熱或紫外光照工藝使所述粘合層與所述塑封材料層分離，以移除所述載體及所述粘合層。
[0032]如上所述，本發(fā)明的扇出型晶圓級封裝方法，具有以下有益效果:本發(fā)明采用塑封工藝將所述半導體芯片塑封于塑封材料層中，并同時在塑封材料層內(nèi)形成與連接通孔及重新布線層相對應的開口，利用電子術直寫曝光結合反應離子刻蝕技術，在塑封成型模板上制備出連接通孔及重新布線層圖形，經(jīng)過塑封工藝處理后，所述半導體芯片塑封于塑封材料層中，并同時將上塑封成型模板上的圖形轉移到塑封材料層中，即只需要提供一上塑封成型模板，利用電子術直寫曝光結合反應離子刻蝕技術，在上塑封成型模板下表面制備出連接通孔及重新布線層圖形，并將塑封材料置于上塑封成型模板及貼裝有半導體芯片的粘合層之間，在預設溫度條件下使塑封材料軟化，壓緊上塑封成型模板及下塑封成型模板，將所述半導體芯片塑封于塑封材料層中，并同時將模具上的圖形轉移到塑封材料中，即可使得所述塑封材料沿所述粘合層表面鋪展開以形成塑封材料層，并在所塑封材料層內(nèi)形成與連接通孔及重新布線層相對應的開口，減少了涂覆介電層、光刻RDL層等工藝步驟，有效地降低了生產(chǎn)成本，且整個工藝過程中步驟簡單，可以大大提高產(chǎn)品的產(chǎn)量，在半導體封裝域具有廣泛的應用前景。
【附圖說明】
[0033]圖1顯示為本發(fā)明扇出型晶圓級封裝方法的流程圖。
[0034]圖2顯示為本發(fā)明扇出型晶圓級封裝方法中SI步驟呈現(xiàn)的結構示意圖。
[0035]圖3顯示為本發(fā)明扇出型晶圓級封裝方法中S2步驟呈現(xiàn)的結構示意圖。
[0036]圖4至圖5顯示為本發(fā)明扇出型晶圓級封裝方法中S3步驟呈現(xiàn)的結構示意圖。
[0037]圖6顯示為本發(fā)明扇出型晶圓級封裝方法中S4步驟呈現(xiàn)的結構示意圖。
[0038]圖7顯示為本發(fā)明扇出型晶圓級封裝方法中S5步驟呈現(xiàn)的結構示意圖。
[0039]圖8顯示為本發(fā)明扇出型晶圓級封裝方法中S6步驟呈現(xiàn)的結構示意圖。
[0040]圖9顯示為本發(fā)明扇出型晶圓級封裝方法中S7步驟呈現(xiàn)的結構示意圖。
[0041]元件標號說明
[0042]10 載體
[0043]11 粘合層
[0044]12 半導體芯片
[0045]131塑封材料
[0046]132塑封材料層
[0047]14 開口
[0048]15 上塑封成型模板
[0049]151連接通孔及重新布線層圖形
[0050]16 下塑封成型模板
[0051]171連接通孔
[0052]172重新布線層
[0053]18 凸點下金屬層
[0054]19 焊球凸點
[0055]20 介質(zhì)層
【具體實施方式】
[0056]以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【