4未展示，但所屬領(lǐng)域的技術(shù)人員在深思熟慮后應(yīng)可知，在本發(fā)明的 另一實(shí)施例中，第一電介質(zhì)層14可直接形成在第一圖案化金屬層12上?？墒÷詧D19到24 中的第二金屬層13。換句話說(shuō)，可省略從圖19-24中形成和去除第二金屬層13的相關(guān)步 驟，以簡(jiǎn)化工藝。
[0054] 圖25到31是根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體裝置的制造方法的示意圖。參考圖 25,在圖25中，可在圖6所示的第一晶種層11以及第一圖案化金屬層12上形成第二金屬 層13?？墒褂玫幌抻跒R鍍技術(shù)在第一晶種層11以及第一圖案化金屬層12表面上形成第 二金屬層13。第二金屬層13可以是或可以包含但不限于例如鋁銅（AlCu)、銅（Cu)或其它 金屬或合金，且第二金屬層13可具有從1 μ m到16 μ m的第三厚度。
[0055] 參考圖26,在圖26中，可在第二金屬層13上形成第一電介質(zhì)層14?？墒褂玫?限于濺鍍技術(shù)在第二金屬層13上沉積第一電介質(zhì)層14?？稍诘诙饘賹?3上形成形成薄 膜層，薄膜層可以是或可以包含但不限于例如鉭（Ta),再使用陽(yáng)極氧化技術(shù)將含有鉭的薄 膜層氧化成五氧化二鉭（Ta2O5)以形成含有五氧化二鉭的第一電介質(zhì)層14。第一電介質(zhì)層 14可具有從300 A到4900 A的厚度。
[0056] 參考圖27,在圖27中，可在第一電介質(zhì)層14上形成第一金屬層15?？墒褂玫?限于濺鍍技術(shù)在第一電介質(zhì)層14上沉積第一金屬層15。第一金屬層15可以是或可以包含 但不限于例如鋁銅（AlCu)、銅（Cu)或其它金屬或合金，且第一金屬層15可具有從0. 25 μ m 到1. Ιμπι的第二厚度。
[0057] 參考圖28,在圖28中，可在第一金屬層15上形成掩模15M?？赏ㄟ^(guò)但不限于黃光 刻技術(shù)在第一金屬層15上形成掩模15M，其中黃光刻工藝至少包含壓膜、曝光和顯影等步 驟。掩模15M可以是或可以包含但不限于例如光致抗蝕劑層或干抗蝕劑膜，且可使用例如 壓合或積層方式將掩模15M形成于第一金屬層15上以覆蓋部分第一金屬層15。
[0058] 參考圖29、30和31。在圖29、30和31中，可使用但不限于蝕刻技術(shù)并通過(guò)掩模 15M分別移除部分第一金屬層15、部分第一電介質(zhì)層14和部分第二金屬層13。
[0059] 參考圖31，在圖31中，可使用但不限于剝除技術(shù)將掩模15M移除以形成圖21所示 的結(jié)構(gòu)，再依照?qǐng)D21到24所示的制造方法形成圖19所展示的半導(dǎo)體裝置2。
[0060] 雖然圖25到31未展示，但所屬領(lǐng)域的技術(shù)人員在深思熟慮后應(yīng)可知，在本發(fā)明的 另一實(shí)施例中，第一電介質(zhì)層14可直接形成在第一圖案化金屬層12上。可省略圖19到24 以及圖25到31中的第二金屬層13。換句話說(shuō)，可省略從圖19到24以及圖25到31中形 成和去除第二金屬層13的相關(guān)步驟，以簡(jiǎn)化工藝。
[0061] 圖32是根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體裝置的示意圖。參考圖32,半導(dǎo)體裝置3 可包括襯底10、第一晶種層11、第一圖案化金屬層12、第一電介質(zhì)層14、第一金屬層15、第 二金屬層13、第一鈍化層16、第二晶種層17、第二圖案化金屬層18、第二鈍化層19以及電 連接元件20。
[0062] 半導(dǎo)體裝置3的結(jié)構(gòu)類似圖24所展示的半導(dǎo)體裝置2a，其不同之處在于在半導(dǎo)體 裝置3中，第二圖案化金屬層18形成在第二晶種層17上且部分第二圖案化金屬層18形成 于開(kāi)口 170中。半導(dǎo)體裝置3與半導(dǎo)體裝置2a另一不同之處在于在半導(dǎo)體裝置3中，第二 鈍化層19包覆第二晶種層17及第二圖案化金屬層18且具有多個(gè)開(kāi)口 190。半導(dǎo)體裝置 3與半導(dǎo)體裝置2a另一不同之處在于在半導(dǎo)體裝置3中，電連接元件20位于開(kāi)口 190中。 第二圖案化金屬層18可以是一重布層。
[0063] 圖33到39是根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體裝置的制造方法的示意圖。參考圖 33,在圖33中，可在圖24所示的第二晶種層17上形成掩模18P。可通過(guò)但不限于黃光刻技 術(shù)在第二晶種層17上形成掩模18P。黃光刻工藝至少包含壓膜、曝光和顯影等步驟。掩模 18P可以是或可以包含但不限于例如光致抗蝕劑層或干抗蝕劑膜?？墒褂美鐗汉匣蚍e層 方式將掩模18P形成于第二晶種層17上以覆蓋部分第二晶種層17。
[0064] 參考圖34,在圖34中，可利用掩模18P在第二晶種層17上形成第二圖案化金屬層 18?？墒褂玫幌抻陔婂兗夹g(shù)在第二晶種層17上形成第二圖案化金屬層18。第二圖案化 金屬層18可以是或可以包含但不限于例如銅（Cu)或其它材料，且第二圖案化金屬層18可 具有從3μπι到15μπι的厚度。
[0065] 參考圖35,在圖35中，可使用但不限于剝除技術(shù)將圖34中的掩模18Ρ移除。 [0066] 參考圖36,在圖36中，可在第二晶種層17及第二圖案化金屬層18上形成第二鈍 化層19,第二鈍化層19包覆第二晶種層17及第二圖案化金屬層18。第二鈍化層19可以 是或可以包含但不限于例如聚酰亞胺（PI)。
[0067] 參考圖37,在圖37中，可在第二鈍化層19上形成掩模19Ρ?？赏ㄟ^(guò)但不限于黃光 刻技術(shù)在第二鈍化層19上形成掩模19Ρ。黃光刻工藝至少包含壓膜、曝光和顯影等步驟。 掩模19Ρ可以是或可以包含但不限于例如光致抗蝕劑層或干抗蝕劑膜可使用例如壓合或 積層方式將掩模19Ρ形成于第二鈍化層19上以覆蓋部分第二鈍化層19。
[0068] 參考圖38,在圖38中，可通過(guò)但不限于激光、噴沙及/或蝕刻等方式，在未被掩模 19Ρ覆蓋的第二鈍化層19上形成開(kāi)口 190以暴露部分第二圖案化金屬層18。
[0069] 參考圖39,在圖39中，可使用但不限于剝除技術(shù)將圖38中的掩模19Ρ移除?？稍?第二鈍化層19的開(kāi)口 190中形成電連接元件20以形成圖32所展示的半導(dǎo)體元件3。可使 用但不限于焊球植入技術(shù)（solder ball implatation)在第二鈍化層19的開(kāi)口 190中植入 電連接元件20或錫球20。電連接元件20或錫球20與第二圖案化金屬層18電性連接以形 成圖32所示的半導(dǎo)體裝置3或晶片級(jí)芯片尺寸封裝（Wafer Level Chip Scale Package) 3。
[0070] 雖然圖32到39未展示，但所屬領(lǐng)域的技術(shù)人員在深思熟慮后應(yīng)可知，在本發(fā)明的 另一實(shí)施例中，第一電介質(zhì)層14可直接形成在第一圖案化金屬層12上。可省略圖32到39 中的第二金屬層13。換句話說(shuō)，可省略圖32到39中形成和去除第二金屬層13的相關(guān)步 驟，以簡(jiǎn)化工藝。
[0071] 圖40A是根據(jù)本發(fā)明的實(shí)施例中的具有不同材質(zhì)和厚度的第二金屬層的半導(dǎo)體 裝置所減少的插入損失。參考圖40A，圖40A所示為根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置1、 2或3在頻率為2. 7千兆赫茲（gigahertz,GHz)操作時(shí)所減少的插入損失。當(dāng)?shù)诙饘賹?13包含厚度為1 μ m的鋁銅層和厚度為2 μ m的銅層時(shí)，半導(dǎo)體裝置1、2或3在2. 7GHz的操 作頻率時(shí)具有相對(duì)較小的插入損失。如圖所展示，插入損失減少了 0. 23到0. 25dB。
[0072] 圖40B是根據(jù)本發(fā)明的另一實(shí)施例中的具有不同材質(zhì)和厚度的第二金屬層的半 導(dǎo)體裝置所減少的插入損失。參考圖40B，圖40B所示為根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo) 體裝置1、2或3在頻率為5. 5GHz操作時(shí)所減少的插入損失。當(dāng)?shù)诙饘賹?3包含厚度為 1 μ m的鋁銅層和厚度為2 μ m的銅層時(shí)，半導(dǎo)體裝置1、2或3在5. 5GHz的操作頻率時(shí)具有 相對(duì)較小的插入損失。如圖所展示，插入損失減少了 〇. 28到0. 29dB。
[0073] 圖41是根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體裝置的示意圖。參考圖41，半導(dǎo)體裝置4 可包含襯底10、第一晶種層11、第一圖案化金屬層12、第一電介質(zhì)層14、第一金屬層15、第 二金屬層13、第一鈍化層16、第二圖案化金屬層18、第二鈍化層19、第三圖案化金屬層21、 第三鈍化層22以及電性連接元件20。
[0074] 襯底10具有第一表面101、相對(duì)于第一表面101的第二表面102以及多個(gè)貫穿襯 底10的第一孔l〇h。第一晶種層11位于第一表面101上以及第一孔IOh的側(cè)壁103。第 一晶種層11在每一第一孔IOh中形成第二孔llh。第一圖案化金屬層12位于第一晶種層 11上以及第二孔Ilh中。
[0075] 第二金屬層13、第一電介質(zhì)層14、第一金屬層15可如圖41所展不位于第一圖案 化金屬層12和第一表面101上。第二金屬層13、第一電介質(zhì)層14、第一金屬層15可構(gòu)成 電容器CP，其中第一金屬層15可做為電容器CP的第一金屬層15。第二金屬層13可做為 電容器CP的下電極13。
[0076] 第一鈍化層16位于第一表面101上且包覆第一表面101、第一晶種層11、第一圖 案化金屬層12、電容器CP。第一鈍化層16具有多個(gè)開(kāi)口 160。
[0077] 第二圖案化金屬層18位于第一鈍化層16上方以及開(kāi)口 160中。部分第二圖案化 金屬層18電性連接第一圖案化金屬層12。部分第二圖案化金屬層18電性連接第一金屬層 15和下電極13。
[0078] 第二鈍化層19位于第一鈍化層16上且包覆第二圖案化金屬層18。第二鈍化層19 具有多個(gè)開(kāi)口 180以顯露部分第二圖案化金屬層18。電性連接元件