具有匹配閾值電壓的集成電路及其制造方法
【專利說(shuō)明】具有匹配閾值電壓的集成電路及其制造方法
[0001]本發(fā)明的背景
[0002]發(fā)明的領(lǐng)域
[0003]本發(fā)明總地涉及集成電路和設(shè)備,并且具體地,涉及匹配增強(qiáng)型和耗盡型設(shè)備的閾值電壓以及減小氮化鎵(GaN)設(shè)備的輸出電容。
[0004]相關(guān)技術(shù)的說(shuō)明
[0005]GaN半導(dǎo)體設(shè)備由于它們的高頻率轉(zhuǎn)換、攜帶大電流和支持高電壓的能力越來(lái)越受歡迎。這些設(shè)備的開發(fā)一般針對(duì)高功率/高頻率應(yīng)用。為這些類型的應(yīng)用制造的設(shè)備是基于呈現(xiàn)高電子迀移率并且不同地被稱為異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(HFET)、高電子迀移率晶體管(HEMT)或調(diào)制摻雜場(chǎng)效應(yīng)晶體管(M0DFET)的通用設(shè)備結(jié)構(gòu)。這些類型的設(shè)備在高頻率操作時(shí),例如100kHz-100GHz,典型地可以承受高電壓,例如30V-2000V。
[0006]GaN HEMT設(shè)備包括具有至少兩個(gè)氮化物層的氮化物半導(dǎo)體。在半導(dǎo)體或緩沖層上形成的不同材料使得層間具有不同的能帶間隙。相鄰氮化物層中的不同材料還會(huì)引起極化,其導(dǎo)致兩個(gè)層的接合點(diǎn)附近尤其是在具有狹窄能帶間隙的層中形成導(dǎo)電二維電子氣(2DEG)區(qū)域。
[0007]引起極化的氮化物層典型地包括靠近GaN層的AlGaN阻擋層以包括該2DEG,其允許電荷流經(jīng)該設(shè)備。該阻擋層可摻雜或不摻雜。由于該2DEG區(qū)在零柵極偏置電壓時(shí)存在于柵極下方,大部分的氮化物設(shè)備是常開(on)的或是耗盡型設(shè)備。若位于柵極下方的該2DEG區(qū)在施加的零柵極偏置電壓下被耗盡(即被移除),該設(shè)備可為增強(qiáng)型設(shè)備。由于它們提供的增加的安全性,并且由于它們更容易用簡(jiǎn)單、低成本驅(qū)動(dòng)電路控制,增強(qiáng)型設(shè)備是常閉(OFF)的并且是所期望的。為了傳導(dǎo)電流,增強(qiáng)型設(shè)備需要在柵極施加正向偏置電壓。
[0008]在某些集成電路設(shè)計(jì)中,高電子迀移率晶體管(HEMT)或贗配高電子迀移率晶體管((p-)HEMT)被分為具有負(fù)值閾值電壓VTh的耗盡型晶體管與具有正值閾值電壓VTh的增強(qiáng)型晶體管。在這樣的設(shè)計(jì)中,增強(qiáng)型和耗盡型設(shè)備的閾值電壓VTh的絕對(duì)值相等是所期望的。例如,若增強(qiáng)型的閾值電壓VTh為正1.5伏,則耗盡型設(shè)備的閾值電壓VTh應(yīng)為負(fù)1.5伏。
[0009]本發(fā)明提供了實(shí)現(xiàn)具有相同絕對(duì)值的增強(qiáng)型和耗盡型設(shè)備的方法。
【發(fā)明內(nèi)容】
[0010]下面描述的實(shí)施例通過(guò)提供具有增強(qiáng)型設(shè)備和耗盡型設(shè)備的集成電路解決了上面討論的問(wèn)題和其他問(wèn)題,該集成電路包括隔離兩個(gè)設(shè)備的隔離區(qū)和較薄區(qū)或柵極下面氮化鋁鎵(AlGaN)阻擋層中的柵極接觸凹陷,其可以用于調(diào)制增強(qiáng)型和耗盡型設(shè)備的閾值電壓VTh,以使該閾值電壓的絕對(duì)值近似相等。
[0011]尤其是,本文公開了集成電路,具有襯底;至少一個(gè)緩沖層,形成于襯底之上;阻擋層,形成于至少一個(gè)緩沖層之上;以及隔離區(qū),形成用于將第一晶體管設(shè)備的阻擋層的第一部分與第二晶體管設(shè)備的阻擋層的第二部分隔離開,阻擋層的第一部分和第二部分的每個(gè)都具有各自的柵極接觸凹陷。集成電路進(jìn)一步包括至少部分沉積在第一晶體管設(shè)備的阻擋層的第一部分的柵極接觸凹陷中的第一柵極觸點(diǎn);以及至少部分沉積在第二晶體管設(shè)備的阻擋層的第二部分的柵極接觸凹陷中的第二柵極觸點(diǎn)。在示例性的實(shí)施例中,第一晶體管設(shè)備和第二晶體管設(shè)備分別是增強(qiáng)型設(shè)備和耗盡型設(shè)備。
[0012]示例性實(shí)施例的一個(gè)目的是提供具有較低柵-漏電容(Cgd)和較低輸出電容(Coss)的氮化鎵功率設(shè)備。根據(jù)示例性的實(shí)施例,較薄AlGaN阻擋層的柵極接觸凹陷延伸到柵極觸點(diǎn)外面向漏極延伸。在此實(shí)施例中,由于在漏極側(cè)面柵極角落的阻擋層是較薄的,所以該設(shè)備具有較低的2DEG密度,并且因此減小了柵-漏電容(Cgd)和輸出電容(Coss)。
【附圖說(shuō)明】
[0013]上面指出的以及其他特征、對(duì)象和本公開的優(yōu)點(diǎn)將從下面闡述的詳細(xì)說(shuō)明當(dāng)連同附圖時(shí)變得更加明顯,其中相同的參考字符相應(yīng)地始終確定,并且其中:
[0014]圖1例示了根據(jù)本發(fā)明的示例性實(shí)施例的、具有增強(qiáng)型和耗盡型設(shè)備的集成電路具有匹配的閾值電壓VTh。
[0015]圖2例示了根據(jù)本發(fā)明的替代實(shí)施例的、集成電路100的增強(qiáng)型設(shè)備。
[0016]圖3例示了根據(jù)本發(fā)明的替代實(shí)施例的、集成電路100的耗盡型設(shè)備。
[0017]圖4是根據(jù)本發(fā)明的示例性實(shí)施例的、僅在柵極下面具有較薄阻擋層的設(shè)備和具有延伸到柵極外面向漏極延伸的較薄阻擋層的另一個(gè)設(shè)備的輸出電容(Coss)的圖示比較。
[0018]圖5A-5F是根據(jù)本發(fā)明的示例性實(shí)施例的、例示了形成增強(qiáng)型設(shè)備和耗盡型設(shè)備具有匹配的閾值電壓VTh的集成電路的制造工藝。
[0019]示例性的
【具體實(shí)施方式】
[0020]在下面的詳細(xì)說(shuō)明中,對(duì)某些實(shí)施例進(jìn)行了編號(hào)。這些實(shí)施例描述得足夠詳細(xì)以使本領(lǐng)域技術(shù)人員能夠?qū)嵺`它們。將理解的是,可以采用其他實(shí)施例并且可以進(jìn)行多種結(jié)構(gòu)、邏輯和電學(xué)變化。在下面的詳細(xì)說(shuō)明中公開的特征的組合在廣義上對(duì)實(shí)踐教導(dǎo)并不是必需的,并且而是僅教導(dǎo)描述本教導(dǎo)的特別典型的示例。
[0021]圖1例示了根據(jù)本發(fā)明的示例性實(shí)施例的、集成電路的第一實(shí)施例。如所示,集成電路100包括增強(qiáng)型設(shè)備101和耗盡型設(shè)備201。集成電路100形成于襯底302上,所述襯底302由硅(Si)、碳化硅(SiC)、藍(lán)寶石或用于半導(dǎo)體制造的任何其他合適的材料形成。然后,一個(gè)或多個(gè)緩沖層303形成于襯底302上。緩沖層303可以包括氮化鋁(A1N)、氮化鎵(GaN)、氮化鋁鎵等等。在示例性實(shí)施例中,緩沖層中的一個(gè)(即與阻擋層304最近的緩沖層)是溝道層,其首選地由氮化鎵(GaN)組成。應(yīng)理解,溝道層可以視為緩沖層中的一個(gè)或視為緩沖層和阻擋層之間的單獨(dú)的層。而且,由氮化鋁鎵(AlGaN)或氮化銦鋁鎵(InAlGaN)形成的阻擋層304可以形成于緩沖層303之上,其在一些實(shí)施例中可以包括位于AlGaN下面的氮化鋁(A1N)隔離層和位于氮化鋁鎵(未示出)上面的氮化鎵(GaN)保護(hù)層。如上面指出的,二維電子氣(2DEG)區(qū)(未用參考數(shù)字標(biāo)記)形成于緩沖層303和阻擋層304之間的接口處。例如,如果緩沖層303包括由GaN形成的溝道層,則該2DEG區(qū)形成于GaN層和阻擋層304之間的接口處。
[0022]如進(jìn)一步所示,增強(qiáng)型設(shè)備101包括源極102、柵極103和漏極105,以及覆蓋該設(shè)備的介電薄膜107和可選的場(chǎng)板106。同樣地,耗盡型設(shè)備201包括源極202、柵極203和漏極205,并且也包括介電薄膜207和可選的場(chǎng)板206。隔離區(qū)301形成于阻擋層304中,以將增強(qiáng)型設(shè)備101和耗盡型設(shè)備201的阻擋層分成第一和第二部分。應(yīng)領(lǐng)會(huì),雖然隔離區(qū)301被例示為圖1的阻擋層304中的蝕刻出的窗口,但如本領(lǐng)域技術(shù)人員將理解的,在替代的實(shí)施例中,隔離區(qū)301可以通過(guò)離子注入形成。
[0023]為了調(diào)制增強(qiáng)型設(shè)備101的閾值電壓VTh,阻擋層304包括柵極103下面的較薄部分104(即柵極觸點(diǎn)部分104),相比之下,阻擋層304的各部分未沉積在柵極103之下。柵極103下面的阻擋層的較薄部分104增加了正閾值電壓VTh的值。如圖1所示,柵極103延長(zhǎng)了柵極接觸凹陷104的整個(gè)寬度。類似地,為了調(diào)制耗盡型設(shè)備201的閾值電壓VTh,阻擋層304包括柵極203下面的較薄部分204(即柵極觸點(diǎn)部分204),相比之下,阻擋層204的各部分未沉積在柵極203之下。柵極203下面的阻擋層的較薄部分204減小了負(fù)閾值電壓VTh的值。如圖1所示,柵極203延長(zhǎng)了柵極接觸凹陷204的整個(gè)寬度。
[0024]在圖1例示的集成電路100的示例性實(shí)施例中,AlGaN阻擋層凹陷或位于柵極103、203之下的較薄阻擋層(即柵極接觸凹陷)104、204可以分別用于調(diào)制增強(qiáng)型設(shè)備101和耗盡型設(shè)備201的閾值電壓VTh,以使閾值電壓的絕對(duì)值近似相等。尤其是,在制造期間,各自設(shè)備的柵極接觸凹陷的厚度可以調(diào)節(jié),以使閾值電壓的絕對(duì)值近似相等。
[0025]圖2例示了根據(jù)本發(fā)明的替代實(shí)施例的、集成電路100的增強(qiáng)型設(shè)備。類似地,圖3例示了根據(jù)本發(fā)明的替代實(shí)施例的、集成電路100的耗盡型設(shè)備。
[0026]如圖2和3的這些實(shí)施例所示,增強(qiáng)型設(shè)備1001和耗盡型設(shè)備2001的凹陷的阻擋層1004、2004延伸出或超過(guò)柵極10