用于解決電遷移的布局構(gòu)造
【專利說明】用于解決電遷移的布局構(gòu)造
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2013年8月23日提交的題為“LAYOUT CONSTRUCT1N FORADDRESSING ELECTR0MIGRAT10N(用于解決電迀移的布局構(gòu)造)”的美國非臨時申請S/N.13/975，074的優(yōu)先權(quán)，其通過援引全部明確納入于此。
[0003]背景
[0004]領(lǐng)域
[0005]本公開一般涉及布局構(gòu)造，尤其涉及用于解決互補金屬氧化物半導(dǎo)體(CMOS)器件中的電迀移(EM)的布局構(gòu)造。
【背景技術(shù)】
[0006]EM是因?qū)щ婋娮优c漫射金屬原子之間的動量傳遞而引起的離子在導(dǎo)體中的漸進(jìn)式運動。EM可導(dǎo)致連接的最終丟失或者集成電路(1C)的故障，并由此降低1C的可靠性。相應(yīng)地，需要布局CMOS器件以便解決EM的方法。進(jìn)一步，需要具有用于解決EM的布局構(gòu)造的CMOS器件。
[0007]概述
[0008]在本公開的一方面，提供了一種CMOS器件，該CMOS器件包括各自具有ρ型金屬氧化物半導(dǎo)體(PM0S)漏極的多個PM0S晶體管以及各自具有η型金屬氧化物半導(dǎo)體(NM0S)漏極的多個匪0S晶體管。該CMOS器件包括在一互連層面上將這些PM0S漏極的第一 PM0S漏極子集連接在一起的第一互連。該CMOS器件進(jìn)一步包括在該互連層面上將這些PM0S漏極的第二 PM0S漏極子集連接在一起的第二互連。第二 PM0S漏極子集不同于第一 PM0S漏極子集。第一互連和第二互連在第一互連層面上斷開。該CMOS器件進(jìn)一步包括在該互連層面上將這些NM0S漏極的第一 NM0S漏極子集連接在一起的第三互連。該CMOS器件進(jìn)一步包括在該互連層面上將這些匪0S漏極的第二 NM0S漏極子集連接在一起的第四互連。第二 NM0S漏極子集不同于第一匪0S漏極子集。第三互連和第四互連在該互連層面上斷開。第一互連、第二互連、第三互連和第四互連通過至少一個其它互連層面耦合在一起。
[0009]在本公開的一方面，提供了一種布局CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個PM0S晶體管以及各自具有NM0S漏極的多個NM0S晶體管。在一互連層面上將第一 PM0S漏極子集與第一互連互連。在該互連層面上將第二 PM0S漏極子集與第二互連互連。第二 PM0S漏極子集在該互連層面上與第一 PM0S漏極子集斷開。在該互連層面上將第一W0S漏極子集與第三互連互連。在該互連層面上將第二匪0S漏極子集與第四互連互連。第二 NM0S漏極子集在該互連層面上與第一 NM0S漏極子集斷開。第一互連、第二互連、第三互連和第四互連通過至少一個其它互連層面耦合在一起。
[0010]在本公開的一方面中，提供了一種操作CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個PM0S晶體管以及各自具有NM0S漏極的多個NM0S晶體管。第一電流從在一互連層面上與第一互連互連的第一 PM0S漏極子集流動。第二電流從在該互連層面上與第二互連互連的第二 PM0S漏極子集流動。第二 PM0S漏極子集在該互連層面上與第一 PM0S漏極子集斷開。第三電流向在該互連層面上與第三互連互連的第一 NMOS漏極子集流動。第四電流向在該互連層面上與第四互連互連的第二 NM0S漏極子集流動。第二 NM0S漏極子集在該互連層面上與第一 NM0S漏極子集斷開。第一互連、第二互連、第三互連和第四互連通過至少一個其它互連層面耦合在一起。在CMOS器件接收到低輸入之際，第一電流和第二電流通過至少一個其它互連層面流向CMOS器件的輸出。在CMOS器件接收到高輸入之際，第三電流和第四電流從CMOS器件的輸出通過至少一個其它互連層面流動。
[0011 ]在本公開的一方面，提供了一種CMOS器件，該CMOS器件包括各自具有PM0S漏極的多個PM0S晶體管以及各自具有NM0S漏極的多個NM0S晶體管。該CMOS器件包括在一互連層面上在一長度方向上延伸的第一互連以將這些PM0S漏極連接在一起。該CMOS器件進(jìn)一步包括在該互連層面上在該長度方向上延伸的第二互連以將這些NM0S漏極連接在一起。該CMOS器件進(jìn)一步包括在至少一個附加互連層面上將第一互連和第二互連耦合在一起的一組互連。該CMOS器件進(jìn)一步包括在該互連層面上垂直于該長度方向延伸且與該組互連偏移的第三互連以將第一互連和第二互連連接在一起。
[0012]在本公開的一方面，提供了一種布局CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個PM0S晶體管以及各自具有NM0S漏極的多個NM0S晶體管。PM0S漏極與在一互連層面上在一長度方向上延伸的第一互連互連。NM0S漏極與在該互連層面上在該長度方向上延伸的第二互連互連。第一互連和第二互連與至少一個附加互連層面上的一組互連互連。第一互連和第二互連與在該互連層面上垂直于該長度方向延伸且與該組互連偏移的第三互連互連。
[0013]在本公開的一方面中，提供了一種操作CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個PM0S晶體管以及各自具有NM0S漏極的多個NM0S晶體管。第一電流流經(jīng)第一互連，第一互連在一長度方向上延伸并且在一互連層面上將PM0S漏極互連。第二電流流經(jīng)第二互連，第二互連在該長度方向上延伸并且在該互連層面上將NM0S漏極互連。第三電流流經(jīng)一組互連，該組互連在至少一個附加互連層面上將第一互連與第二互連互連。第四電流流經(jīng)第三互連，該第三互連垂直于該長度方向延伸、與該組互連偏移、并且在該互連層面上將第一互連和第二互連互連。第五電流流經(jīng)第四互連，該第四互連在該互連層面上將第一互連和第二互連互連、垂直于該長度方向延伸、并且與該組互連偏移。第三互連和第四互連在該組互連的相對側(cè)上。在CMOS器件接收到低輸入之際，第一電流通過第一互連流向該組互連的第一子集，第二電流從第三互連和第四互連通過第二互連流向該組互連的第二子集，第三電流從第一互連和第二互連流經(jīng)該組互連，第四電流從第一互連通過第三互連流向第二互連，并且第五電流從第一互連通過第四互連流向第二互連。在CMOS器件接收到高輸入之際，第一電流從該組互連的第一子集通過第一互連流向第三互連和第四互連，第二電流從該組互連的第二子集流經(jīng)第二互連，第三電流從該組互連流向第一互連和第二互連，第四電流從第一互連通過第三互連流向第二互連，并且第五電流從第一互連通過第四互連流向第二互連。
[0014]在本公開的一方面，提供了一種CMOS器件，該CMOS器件包括各自具有PM0S漏極的多個PM0S晶體管以及各自具有NM0S漏極的多個NM0S晶體管。該CMOS器件包括在一互連層面上將這些PM0S漏極的第一 PM0S漏極子集連接在一起的第一互連。該CMOS器件包括在該互連層面上將這些PM0S漏極的第二 PM0S漏極子集連接在一起的第二互連。第二 PM0S漏極子集不同于第一 PMOS漏極子集。第一互連和第二互連在第一互連層面上斷開。該CMOS器件進(jìn)一步包括在該互連層面上將這些NM0S漏極的第一 NM0S漏極子集連接在一起的第三互連。該CMOS器件包括在該互連層面上將這些NMOS漏極的第二 NMOS漏極子集連接在一起的第四互連。第二匪OS漏極子集不同于第一 NM0S漏極子集。第三互連和第四互連在該互連層面上斷開。第一互連、第二互連、第三互連和第四互連通過至少一個其它互連層面耦合在一起。CMOS器件進(jìn)一步包括第二互連層面上的第五互連。第五互連將第一互連和第二互連耦合在一起。CMOS器件進(jìn)一步包括第二互連層面上的第六互連。第六互連將第三互連和第四互連耦合在一起。CMOS器件進(jìn)一步包括第三互連層面上的第七互連。第七互連將第五互連和第六互連耦合在一起。該CMOS器件進(jìn)一步包括在該互連層面上將第一互連和第三互連連接在一起的第八互連。該CMOS器件進(jìn)一步包括在該互連層面上將第二互連和第四互連連接在一起的第九互連。
[0015]在本公開的一方面中，提供了一種布局CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個PM0S晶體管以及各自具有NM0S漏極的多個NM0S晶體管。在一互連層面上將第一 PM0S漏極子集與第一互連互連。在該互連層面上將第二 PM0S漏極子集與第二互連互連。第二 PM0S漏極子集在該互連層面上與第一 PM0S漏極子集斷開。在該互連層面上將第一W0S漏極子集與第三互連互連。在該互連層面上將第二匪0S漏極子集與第四互連互連。第二 NM0S漏極子集在該互連層面上與第一 NM0S漏極子集斷開。第一互連和第二互連在第二互連層面上與第五互連互連。第三互連和第四互連在第二互連層面上與第六互連互連。第五互連和第六互連在第三互連層面上與第七互連互連。第一互連和第三互連在該互連層面上與第八互連互連。第二互連和第四互連在該互連層面上與第九互連互連。
[0016]附圖簡述
[0017]圖1是解說CMOS反相器的示圖。
[0018]圖2是用于解說CMOS反相器的不例性布局的第一不圖。
[0019]圖3是用于解說CMOS反相器的示例性布局的第二示圖。
[0020]圖4是用于解說CMOS器件的第一組示例性布局的第一示圖。
[0021]圖5是用于解說CMOS器件的第一組示例性布局的第二示圖。
[0022]圖6是用于解說CMOS器件的第一組示例性布局的第三示圖。
[0023]圖7A是用于解說CMOS器件的互連內(nèi)的電流流動的示圖。
[0024]圖7B是圖7A示圖的互連內(nèi)的電流的圖表。
[0025]圖8是用于解說CMOS器件的第二組示例性布局的第一示圖。
[0026]圖9A是用于解說示例性CMOS器件的互連內(nèi)的電流流動的第一示圖。
[0027]圖9B是用于解說示例性CMOS器件的互連內(nèi)的電流流動的第二示圖。
[0028]圖9C是圖9A和圖9B的示圖的互連內(nèi)的電流的圖表。
[0029]圖10是用于解說CMOS器件的第二組示例性布局的第二示圖。
[0030]圖11是用于解說CMOS器件的第三組示例性布局的第一示圖。
[0031]圖12是用于解說CMOS器件的第三組示例性布局的第二示圖。
[0032]圖13是用于解說CMOS器件的第三組示例性布局的第三示圖。
[0033]圖14是布局CMOS器件的第一方法的流程圖。
[0034]圖15是操作CMOS器件的第一方法的流程圖。
[0035]圖16是布局CMOS器件的第二方法的流程圖。
[0036]圖17是操作CMOS器件的第二方法的流程圖。
[0037]詳細(xì)描述
[0038]以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實踐本文所描述的概念的僅有配置。本詳細(xì)描述包括具體細(xì)節(jié)以提供對各種概念的透徹理解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以便避免淡化此類概念。裝置和方法將在以下詳細(xì)描述中進(jìn)行描述并可以在附圖中由各種框、模塊、組件、電路、步驟、過程、算法、元件等來解說。
[0039]圖1是解說CMOS反相器的示圖100XM0S反相器包括PM0S晶體管102和匪0S晶體管104JM0S晶體管10