非易失性存儲元件、非易失性存儲元件組及其制造方法
【專利說明】非易失性存儲元件、非易失性存儲元件組及其制造方法
[0001]本申請是申請日為2011年10月8日、發(fā)明名稱為“非易失性存儲元件、非易失性存儲元件組及其制造方法”的申請?zhí)枮?01110302109.7專利申請的分案申請。
[0002]相關(guān)申請的交叉引用
[0003]本申請包含與2010年10月13日向日本專利局提交的日本專利申請JP2010-230170中公開的相關(guān)主題并要求其優(yōu)先權(quán)，將其全部內(nèi)容通過引用并入此處。
技術(shù)領(lǐng)域
[0004]本發(fā)明涉及非易失性存儲元件、非易失性存儲元件組及其制造方法。
【背景技術(shù)】
[0005]目前，各領(lǐng)域中廣泛使用了具有諸如EEPR0M(電可擦除可編程ROM)或閃存等非易失性存儲單元的半導(dǎo)體裝置。其重寫次數(shù)、諸如數(shù)據(jù)保持穩(wěn)定性(data retent1ntolerance)等可靠性的提高以及結(jié)構(gòu)小型化是重要的課題。另一方面，近來市場上以浮動型為代表的閃存受到關(guān)注，這是因為據(jù)說電阻變化型非易失性存儲元件不僅具有簡單結(jié)構(gòu)、尚速重與功能和多值技術(shù)，還具有尚可靠性，并且適用于尚性能和尚集成度的情況。
[0006]由于包含相變RAM(PRAM)的非易失性存儲元件具有在兩個電極之間布置有用作存儲部的電阻變化層的結(jié)構(gòu)，因此這種存儲結(jié)構(gòu)簡單，并易于小型化。例如，J P -A - 2 O O 8 -153375中公開了一種非易失性存儲元件，其中，電阻變化層由含有金屬的離子導(dǎo)體構(gòu)成。例如，JP-A-2006-179778中公開了一種包含硫族化物膜的非易失性存儲元件。
[0007]然而，在JP-A-2008-153375中公開的非易失性存儲元件中，在每個非易失性存儲元件中設(shè)有第一電極。另一方面，通過使用多個非易失性存儲元件共有的存儲層和第二電極并規(guī)定存儲層的成分，可避免圖形化精度的降低以及元件結(jié)構(gòu)中的膜的剝落。然而，難以徹底防止存儲層發(fā)生由于進(jìn)行圖形化處理而帶來的損傷，并且存儲層的成分受到限制。在JP-A-2006-179778中公開的非易失性存儲元件中，必需有兩個步驟，S卩，在每個非易失性存儲元件中，通過將硫族化物相變材料埋入絕緣膜內(nèi)形成的孔中以形成存儲層，然后形成上部電極，因此使制造工藝復(fù)雜化。

【發(fā)明內(nèi)容】

[0008]因此，期望提供可避免對信息存儲層造成損傷、避免元件結(jié)構(gòu)中的膜發(fā)生剝落并簡化其制造工藝的非易失性存儲元件、非易失性存儲元件組及其制造方法。
[0009]本發(fā)明的一個實施方式提供了一種非易失性存儲元件組，該非易失性存儲元件組包括:(A)第一絕緣層；(B)第二絕緣層，其具有第一凹部以及與第一凹部連通的第二凹部，且第二凹部的寬度大于第一凹部的寬度，并且所述第二絕緣層布置于第一絕緣層上；(C)多個電極，它們布置于第一絕緣層中，并且所述多個電極的頂面從第一凹部的底面露出；(D)信息存儲層，其形成于第一凹部和第二凹部的側(cè)壁和底面上；以及(E)導(dǎo)電材料層，其填充于由第二凹部中的信息存儲層圍成的空間中。
[0010]本發(fā)明的另一實施方式提供了一種非易失性存儲元件組，該非易失性存儲元件組包括:(A)第一絕緣層；(B)第二絕緣層，其具有凹部并布置于第一絕緣層上；(C)多個電極，它們布置于第一絕緣層上，并且所述多個電極的頂面從凹部的底面露出；(D)信息存儲層，其形成于凹部的側(cè)壁和底面上；以及(E)導(dǎo)電材料層，其填充于由凹部中的信息存儲層圍成的空間中。
[0011]本發(fā)明的又一實施方式提供了一種非易失性存儲元件，該非易失性存儲元件包括:(A)第一絕緣層；(B)第二絕緣層，其具有凹部并布置于第一絕緣層上；(C)電極，其布置于第一絕緣層中，并且所述電極的頂面從凹部的底面露出；(D)信息存儲層，其形成于凹部的側(cè)壁和底面上；以及(E)導(dǎo)電材料層，其填充于由凹部中的信息存儲層圍成的空間中。
[0012]本發(fā)明的再一實施方式提供了一種非易失性存儲元件組的制造方法，該方法包括:(a)在第一絕緣層中形成多個電極，所述多個電極的頂面與第一絕緣層的頂面齊平；(b)在第一絕緣層上形成第二絕緣層，然后在第二絕緣層中形成第一凹部以及第二凹部，使電極從第一凹部的底面露出，第二凹部與第一凹部連通，且第二凹部的寬度大于第一凹部的寬度；(C)在第二絕緣層的頂面上以及第一凹部和第二凹部的側(cè)壁和底面上形成信息存儲層；(d)在整個表面上形成導(dǎo)電材料層;并且(e)去除第二絕緣層頂面上的導(dǎo)電材料層和信息存儲層，以獲得第一凹部以及第二凹部，第一凹部中埋有信息存儲層，第二凹部中埋有信息存儲層和導(dǎo)電材料層。
[0013]本發(fā)明的又另一個實施方式提供了一種非易失性存儲元件組的制造方法，該方法包括:(a)在第一絕緣層中形成多個電極，所述多個電極的頂面與第一絕緣層的頂面齊平；
(b)在第一絕緣層上形成第二絕緣層，然后在第二絕緣層中形成凹部，使電極從凹部的底面露出；(C)在第二絕緣層的頂面上以及凹部的側(cè)壁和底面上形成信息存儲層；(d)在整個表面上形成導(dǎo)電材料層;并且(e)去除第二絕緣層頂面上的導(dǎo)電材料層和信息存儲層，以獲得填充于由凹部中的信息存儲層圍成的空間中的導(dǎo)電材料層形成的布線。
[0014]本發(fā)明的再另一個實施方式提供了一種非易失性存儲元件的制造方法，該方法包括:(a)在第一絕緣層中形成電極，該電極的頂面與第一絕緣層的頂面齊平；(b)在第一絕緣層上形成第二絕緣層，然后在第二絕緣層中形成凹部，使電極從凹部的底面露出；(C)在第二絕緣層的頂面上以及凹部的側(cè)壁和底面上形成信息存儲層；(d)在整個表面上形成導(dǎo)電材料層;并且(e)去除第二絕緣層頂面上的導(dǎo)電材料層和信息存儲層，以獲得填充于由凹部中的信息存儲層圍成的空間中的導(dǎo)電材料層。
[0015]在本發(fā)明的上述實施方式的非易失性存儲元件、非易失性存儲元件組及其制造方法中，非易失性存儲元件和非易失性存儲元件組具有所謂的鑲嵌(damascene)結(jié)構(gòu)。于是，因為不必需利用蝕刻法而使信息存儲層圖形化，故可避免由于圖形化而對信息存儲層造成損傷。此外，由于在凹部中形成元件結(jié)構(gòu)，故可避免膜的剝落。還可簡化制造工藝。
【附圖說明】
[0016]圖1A、圖1B和圖1C分別為本發(fā)明的實施例1的非易失性存儲元件組的示意性部分截面圖、部分平面圖以及示意性部分截面圖。
[0017]圖2為構(gòu)成本發(fā)明的實施例1的非易失性存儲元件組的非易失性存儲元件的示意性部分截面圖。
[0018]圖3A和圖3B分別為概念性地表示本發(fā)明的實施例1的非易失性存儲元件組的示圖和等效電路圖。
[0019]圖4A和圖4B分別為本發(fā)明的實施例3的非易失性存儲元件組的示意性部分截面圖和部分平面圖。
[0020]圖5A、圖5B和圖5C分別為本發(fā)明的實施例4的非易失性存儲元件組的示意性部分截面圖、部分平面圖以及示意性部分截面圖。
[0021]圖6A、圖6B和圖6C為表示本發(fā)明的實施例1的非易失性存儲元件組的制造方法的圖，其中，圖6A為與沿圖1B的箭頭A-A截取的截面圖同樣的部分截面圖，圖6B為與圖1B同樣的部分平面圖，而圖6C為與沿圖1B的箭頭C-C截取的截面圖同樣的部分截面圖。
[0022]圖7A、圖7B和圖7C為接著圖6A、圖6B和圖6C而用于表示本發(fā)明的實施例1的非易失性存儲元件組的制造方法的圖，其中，圖7A為與沿圖1B的箭頭A-A截取的截面圖同樣的部分截面圖，圖7B為與圖1B同樣的部分平面圖，而圖7C為與沿圖1B的箭頭C-C截取的截面圖同樣的部分截面圖。
[0023]圖8A、圖8B和圖8C為表示本發(fā)明的實施例4的非易失性存儲元件組的制造方法的圖，其中，圖8A為與沿圖5B的箭頭A-A截取的截面圖同樣的部分截面圖，圖SB為與圖5B同樣的部分平面圖，而圖SC為與沿圖5B的箭頭C-C截取的截面圖同樣的部分截面圖。
[0024]圖9A、圖9B和圖9C為接著圖8A、圖8B和圖8C而用于表示本發(fā)明的實施例4的非易失性存儲元件組的制造方法的圖，其中，圖9A為與沿圖5B的箭頭A-A截取的截面圖同樣的部分截面圖，圖9B為與圖5B同樣的部分平面圖，而圖9C為與沿圖5B的箭頭C-C截取的截面圖同樣的部分截面圖。
【具體實施方式】
[0025]下面，參照【附圖說明】本發(fā)明的實施方式。然而，本發(fā)明不限于所述實施例，并且所述實施例中的各種數(shù)值和材料均為示例。以下列順序進(jìn)行說明。
[0026]1.非易失性存儲元件、非易失性存儲元件組及其制造方法的一般性說明
[0027]2.實施例1(實施方式I的非易失性存儲元件組及其制造方法)
[0028]3.實施例2(實施例1的變型)
[0029]4.實施例3(實施例1的另一變型)
[0030]5.實施例4(實施方式2的非易失性存儲元件組及其制造方法)及其他[本發(fā)明的實施方式的非易失性存儲元件及其制造方法以及一般性說明]
[0031]在本發(fā)明的實施方式I或2的非易失性存儲元件組及其制造方法中，布置有N個電極，由電極、信息存儲層和導(dǎo)電材料層(或布線)形成非易失性存儲元件，并且非易失性存儲元件組包括N個所述非易失性存儲元件。
[0032]在本發(fā)明的實施方式I的非易失性存儲元件組或制造方法中，可在整個表面上形成第三絕緣層，并且可在第三絕緣層上形成經(jīng)由接觸插頭而連接于導(dǎo)電材料層的布線?；蛘撸诘诙^緣層中可布置有凹部連接部，該凹部連接部將各個相鄰的非易失性存儲元件組的第二凹部彼此連接，可在凹部連接部的側(cè)壁和底面上形成有信息存儲層延伸部，在凹部連接部內(nèi)由信息存儲層延伸部所圍成的空間中可填充有導(dǎo)電材料層延伸部，并且可由填充在第二凹部中的導(dǎo)電材料層和填充在凹部連接部中的導(dǎo)電材料層延伸部形成布線。
[0033]在本發(fā)明的實施方式I或2的非易失性存儲元件組或其制造方法中以及在本發(fā)明的所述實施方式的非易失性存儲元件及其制造方法中，信息存儲層可包括電阻變化層，該電阻變化層隨著其電阻抗值(以下簡稱為“電阻值”)變化而存儲信息。即，非易失性存儲元件可配置為電阻變化型非易失性存儲元件。這種情況下，電阻變化層可由包含金屬的離子導(dǎo)體形成，或者可由硫族化物材料形成。此外，電阻變化層可由具備巨電致電阻效應(yīng)(colossal electro-resistance effect，CER效應(yīng))的材料制成。或者，非易失性存儲元件可由相變存儲元件(PRAM)或PMC(Programmable metallizat1n Cell，可編程金屬化單元)構(gòu)成，該非易失性存儲元件利用下述現(xiàn)象作為存儲元件而工作，所述現(xiàn)象即構(gòu)成電阻變化層的相變材料可在非晶態(tài)和晶態(tài)之間變化幾個數(shù)位的電阻值。這里，當(dāng)電阻變化層由包含金屬的離子導(dǎo)體形成時，電阻變化層可為具