實(shí)現(xiàn)圖9A、圖9B和圖9C所示的狀態(tài)。通過(guò)恰當(dāng)?shù)卦O(shè)計(jì)凹部54的深度和寬度，在凹部54的側(cè)壁和底面上形成信息存儲(chǔ)層40，并且在凹部54中形成由信息存儲(chǔ)層40圍成的空間57。
[0108][步驟4:30]
[0109]接下來(lái)，基本上類似于實(shí)施例1中的步驟130，使用濺射法在整個(gè)表面上形成導(dǎo)電材料層32。
[0110][步驟440]
[0111]然后，基本上類似于實(shí)施例1中的步驟140，例如使用化學(xué)/機(jī)械研磨法(CMP法)，去除第二絕緣層22頂面上的導(dǎo)電材料層32和信息存儲(chǔ)層40。這樣，可使用鑲嵌法而獲得其中埋有信息存儲(chǔ)層40和導(dǎo)電材料層32的凹部54(參照?qǐng)D5A、圖5B和圖5C)?？色@得填充在凹部54內(nèi)的由信息存儲(chǔ)層40圍成的空間57中的導(dǎo)電材料層32，并獲得包括導(dǎo)電材料層32的布線36 ο
[0112]在實(shí)施例4中，非易失性存儲(chǔ)元件組具有所謂的鑲嵌結(jié)構(gòu)。于是，因?yàn)椴槐乩梦g刻法以使信息存儲(chǔ)層圖形化，故可避免由于圖形化而對(duì)信息存儲(chǔ)層造成的損傷。由于元件結(jié)構(gòu)形成在凹部中，故可避免膜的剝落。此外，可簡(jiǎn)化制造工藝。
[0113]在一些情況下，類似于實(shí)施例3，可在整個(gè)表面上形成第三絕緣層，并且在第三絕緣層上可進(jìn)一步形成經(jīng)由接觸插頭而連接于導(dǎo)電材料層32的布線。這種情況下，除了未設(shè)置電極31外，在非易失性存儲(chǔ)元件組的一端可布置有與非易失性存儲(chǔ)元件具有相同配置和構(gòu)造的連接部，并且在連接部上可布置接觸插頭。這樣，可防止當(dāng)在導(dǎo)電材料層上形成接觸插頭時(shí)接觸插頭35凸出，并可減小接觸電阻。
[0114]盡管參照優(yōu)選的實(shí)施例描述了本發(fā)明，然而本發(fā)明不限于這些實(shí)施例。實(shí)施例中所描述的非易失性存儲(chǔ)元件組和非易失性存儲(chǔ)元件的配置和構(gòu)造、各種層疊結(jié)構(gòu)以及所使用的材料等僅為示例，并且可適當(dāng)?shù)刈兏?。非易失性存?chǔ)元件的信息存儲(chǔ)層可由其中依次層疊有第一磁性材料層、隧道絕緣膜以及第二磁性材料層的層疊結(jié)構(gòu)構(gòu)成，并且該信息存儲(chǔ)層可通過(guò)由于其磁化反轉(zhuǎn)狀態(tài)而造成的電阻的變化來(lái)存儲(chǔ)信息。
[0115]本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白，在不脫離所附權(quán)利要求及其等同物的范圍內(nèi)，取決于設(shè)計(jì)需要和其它因素可出現(xiàn)各種變化、組合、子組合和替代。
【主權(quán)項(xiàng)】
1.一種非易失性存儲(chǔ)元件組，其包括: (A)第一絕緣層； (B)第二絕緣層，其具有第一凹部以及與所述第一凹部連通的第二凹部，所述第二凹部的寬度大于所述第一凹部的寬度，并且所述第二絕緣層布置于所述第一絕緣層上； (C)多個(gè)電極，它們布置于所述第一絕緣層中，并且每個(gè)所述電極的頂面在所述第一凹部的底面處露出； (D)信息存儲(chǔ)層，其形成于所述第一凹部和所述第二凹部的側(cè)壁和底面上；以及 (E)導(dǎo)電材料層，其填充在由所述第二凹部中的所述信息存儲(chǔ)層圍成的空間中。2.如權(quán)利要求1所述的非易失性存儲(chǔ)元件組，其中，所述電極的數(shù)目為N，N大于等于2，由所述電極、所述信息存儲(chǔ)層以及所述導(dǎo)電材料層形成多個(gè)非易失性存儲(chǔ)元件，并且所述非易失性存儲(chǔ)元件組包括N個(gè)所述非易失性存儲(chǔ)元件。3.如權(quán)利要求1所述的非易失性存儲(chǔ)元件組，其中，在所述第二絕緣層上形成有第三絕緣層，并且，在所述第三絕緣層上形成有經(jīng)由接觸插頭而連接于所述導(dǎo)電材料層的布線。4.如權(quán)利要求1所述的非易失性存儲(chǔ)元件組，其中，所述非易失性存儲(chǔ)元件組包括多個(gè)非易失性元件，在所述第二絕緣層中布置有使相鄰的所述非易失性存儲(chǔ)元件組的所述第二凹部彼此連接的凹部連接部， 在所述凹部連接部的側(cè)壁和底面上形成有信息存儲(chǔ)層延伸部， 在由所述凹部連接部中的所述信息存儲(chǔ)層延伸部圍成的空間中填有導(dǎo)電材料層延伸部，并且 由填充在所述第二凹部中的所述導(dǎo)電材料層和填充在所述凹部連接部中的所述導(dǎo)電材料層延伸部構(gòu)成布線。5.如權(quán)利要求1所述的非易失性存儲(chǔ)元件組，其中，所述信息存儲(chǔ)層包括通過(guò)電阻的變化來(lái)存儲(chǔ)信息的電阻變化層。6.如權(quán)利要求5所述的非易失性存儲(chǔ)元件組，其中，所述電阻變化層具有高電阻層和離子源層的層疊結(jié)構(gòu)。7.如權(quán)利要求6所述的非易失性存儲(chǔ)元件組，其中，所述離子源層包含選自碲、硫和砸中的至少一種元素以及選自銅、鋯和鋁中的至少一種元素，并且通過(guò)當(dāng)向?qū)?yīng)的非易失性存儲(chǔ)元件施加預(yù)定電壓時(shí)使所述選自銅、鋯和鋁中的至少一種元素?cái)U(kuò)散至所述高電阻層中，從而使所述高電阻層的電阻降低。8.一種非易失性存儲(chǔ)元件組，其包括: (A)第一絕緣層； (B)第二絕緣層，其具有凹部并布置于所述第一絕緣層上； (C)電極，其布置于所述第一絕緣層中，并且每個(gè)所述電極的頂面在所述凹部的底面處露出； (D)信息存儲(chǔ)層，其形成于所述凹部的側(cè)壁和所述底面上；以及 (E)導(dǎo)電材料層，其填充在由所述凹部中的所述信息存儲(chǔ)層圍成的空間中。9.如權(quán)利要求8所述的非易失性存儲(chǔ)元件組，其中，所述電極的數(shù)目為N，N大于等于2，由所述電極、所述信息存儲(chǔ)層以及所述導(dǎo)電材料層形成多個(gè)非易失性存儲(chǔ)元件，并且所述非易失性存儲(chǔ)元件組包括N個(gè)所述非易失性存儲(chǔ)元件。10.如權(quán)利要求8所述的非易失性存儲(chǔ)元件組，其中，所述電阻變化層具有高電阻層和離子源層的層疊結(jié)構(gòu)。11.如權(quán)利要求10所述的非易失性存儲(chǔ)元件組，其中，所述離子源層包含選自碲、硫和砸中的至少一種元素以及選自銅、鋯和鋁中的至少一種元素，并且通過(guò)當(dāng)向?qū)?yīng)的非易失性存儲(chǔ)元件施加預(yù)定電壓時(shí)使所述選自銅、鋯和鋁中的至少一種元素?cái)U(kuò)散至所述高電阻層中，從而使所述高電阻層的電阻降低。12.一種非易失性存儲(chǔ)元件，其包括: (A)第一絕緣層； (B)第二絕緣層，其具有凹部并布置于所述第一絕緣層上； (C)電極，其布置于所述第一絕緣層中，并且所述電極的頂面從所述凹部的底面露出； (D)信息存儲(chǔ)層，其形成于所述凹部的側(cè)壁和底面上；以及 (E)導(dǎo)電材料層，其填充在由所述凹部中的所述信息存儲(chǔ)層圍成的空間中。13.如權(quán)利要求12所述的非易失性存儲(chǔ)元件，其中，所述信息存儲(chǔ)層包括通過(guò)電阻的變化來(lái)存儲(chǔ)信息的電阻變化層。14.如權(quán)利要求13所述的非易失性存儲(chǔ)元件，其中，所述電阻變化層具有高電阻層和離子源層的層疊結(jié)構(gòu)。15.如權(quán)利要求14所述的非易失性存儲(chǔ)元件，其中，所述離子源層包含選自碲、硫和砸中的至少一種元素以及選自銅、鋯和鋁中的至少一種元素，并且通過(guò)當(dāng)向所述非易失性存儲(chǔ)元件施加預(yù)定電壓時(shí)使所述選自銅、鋯和鋁中的至少一種元素?cái)U(kuò)散至所述高電阻層中，從而使所述高電阻層的電阻降低。16.—種非易失性存儲(chǔ)元件組的制造方法，該方法包括: (a)在第一絕緣層中形成多個(gè)電極，每個(gè)所述電極的頂面與所述第一絕緣層的頂面齊平； (b)在所述第一絕緣層上形成第二絕緣層，然后在所述第二絕緣層中形成第一凹部以及第二凹部，使所述電極從所述第一凹部的底面露出，所述第二凹部與所述第一凹部連通，且所述第二凹部的寬度大于所述第一凹部的寬度； (c)在所述第二絕緣層的頂面上以及所述第一凹部和所述第二凹部的側(cè)壁和底面上形成信息存儲(chǔ)層； (d)在所述信息存儲(chǔ)層上形成導(dǎo)電材料層;并且 (e)去除所述第二絕緣層的頂面上的所述導(dǎo)電材料層和所述信息存儲(chǔ)層，以獲得所述第一凹部以及所述第二凹部，所述第一凹部中埋有所述信息存儲(chǔ)層，所述第二凹部中埋有所述信息存儲(chǔ)層和所述導(dǎo)電材料層。17.如權(quán)利要求16所述的方法，其中，所述電極的數(shù)目為N，N大于等于2，由所述電極、所述信息存儲(chǔ)層以及所述導(dǎo)電材料層構(gòu)成多個(gè)非易失性存儲(chǔ)元件，并且，所述非易失性存儲(chǔ)元件組包括N個(gè)所述非易失性存儲(chǔ)元件。18.如權(quán)利要求16所述的方法，還包括: 在步驟(e)之后，在所述第二絕緣層上形成第三絕緣層;并且 在所述第三絕緣層上形成經(jīng)由接觸插頭而連接于所述導(dǎo)電材料層的布線。19.如權(quán)利要求16所述的方法，其中，在步驟(b)中，在所述第二絕緣層中形成將相鄰的所述非易失性存儲(chǔ)元件組中的所述第二凹部彼此連接的凹部連接部； 在步驟(C)中，在所述凹部連接部的側(cè)壁和底面上形成信息存儲(chǔ)層延伸部； 在步驟(e)中，去除所述第二絕緣層的頂面上的所述導(dǎo)電材料層和所述信息存儲(chǔ)層，以獲得所述埋有所述信息存儲(chǔ)層的第一凹部、所述埋有所述信息存儲(chǔ)層和所述導(dǎo)電材料層的第二凹部以及埋有所述信息存儲(chǔ)層延伸部和所述導(dǎo)電材料層延伸部的所述凹部連接部，并且由所述第二凹部和所述凹部連接部中填充的所述導(dǎo)電材料層和所述導(dǎo)電材料層延伸部形成布線。20.—種非易失性存儲(chǔ)元件組的制造方法，該方法包括: (a)在第一絕緣層中形成多個(gè)電極，每個(gè)所述電極的頂面與所述第一絕緣層的頂面齊平； (b)在所述第一絕緣層上形成第二絕緣層，然后在所述第二絕緣層中形成凹部，使所述電極從所述凹部的底面露出； (C)在所述第二絕緣層的頂面上以及所述凹部的側(cè)壁和所述底面上形成信息存儲(chǔ)層； (d)在所述信息存儲(chǔ)層上形成導(dǎo)電材料層;并且 (e)去除所述第二絕緣層的頂面上的所述導(dǎo)電材料層和所述信息存儲(chǔ)層，以獲得由在所述凹部中的所述信息存儲(chǔ)層圍成的空間中填充的所述導(dǎo)電材料層形成的布線。21.如權(quán)利要求20所述的方法，其中，所述電極的數(shù)目為N，N大于等于2，由所述電極、所述信息存儲(chǔ)層以及所述布線形成多個(gè)非易失性存儲(chǔ)元件，并且，所述非易失性存儲(chǔ)元件組包括N個(gè)所述非易失性存儲(chǔ)元件。22.—種非易失性存儲(chǔ)元件的制造方法，該方法包括: (a)在第一絕緣層中形成電極，該電極的頂面與所述第一絕緣層的頂面齊平； (b)在所述第一絕緣層上形成第二絕緣層，然后在所述第二絕緣層中形成凹部，使所述電極從所述凹部的底面露出； (C)在所述第二絕緣層的頂面上以及所述凹部的側(cè)壁和所述底面上形成信息存儲(chǔ)層； (d)在所述信息存儲(chǔ)層上形成導(dǎo)電材料層;并且 (e)去除所述第二絕緣層的頂面上的所述導(dǎo)電材料層和所述信息存儲(chǔ)層，使得所述導(dǎo)電材料層填充由所述凹部中的所述信息存儲(chǔ)層圍成的空間。
【專利摘要】本發(fā)明提供了非易失性存儲(chǔ)元件組、非易失性存儲(chǔ)元件及其制造方法，所述非易失性存儲(chǔ)元件組包括：(A)第一絕緣層；(B)第二絕緣層，其具有第一凹部以及與第一凹部連通的第二凹部，且第二凹部的寬度大于第一凹部的寬度，并且第二絕緣層布置于第一絕緣層上；(C)多個(gè)電極，它們布置于第一絕緣層中，并且多個(gè)電極的頂面從第一凹部的底面露出；(D)信息存儲(chǔ)層，其形成于第一凹部和第二凹部的側(cè)壁和底面上；以及(E)導(dǎo)電材料層，其填充在由第二凹部中的信息存儲(chǔ)層圍成的空間中。本發(fā)明可避免由于圖形化而對(duì)信息存儲(chǔ)層造成損傷。此外，可避免膜的剝落。還可簡(jiǎn)化制造工藝。
【IPC分類】H01L21/8247, H01L27/115
【公開號(hào)】CN105514114
【申請(qǐng)?zhí)枴緾N201610028977
【發(fā)明人】角野潤(rùn), 本田元就
【申請(qǐng)人】索尼公司
【公開日】2016年4月20日
【申請(qǐng)日】2011年10月8日
【公告號(hào)】CN102446922A, CN102446922B, US8519377, US8952348, US20120091415, US20130341582