余的第二偽柵的厚度，從而提高了后續(xù)去除剩余的第一偽柵和剩余的第二偽柵時(shí)刻蝕工藝的穩(wěn)定性和均勻性。
【附圖說明】
[0031]圖1?圖3為本發(fā)明一實(shí)施例金屬柵極的形成過程的剖面結(jié)構(gòu)示意圖；
[0032]圖4?圖10為本發(fā)明另一實(shí)施例金屬柵極的形成過程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0033]現(xiàn)有技術(shù)的金屬柵極的制作工藝中，通常采用多晶硅材料作為偽柵，去除偽柵時(shí)，通常采用干法刻蝕工藝，干法刻蝕工藝采用的氣體為HBr、Cl2、02，但是采用干法刻蝕工藝去除偽柵的方法容易過去除或在形成的凹槽的底部角落產(chǎn)生多晶硅材料的殘留。
[0034]為解決上述問題，本發(fā)明一實(shí)施例提供了一種金屬柵極的形成方法。
[0035]請(qǐng)參考圖1，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有若干偽柵101 ;在所述偽柵101的側(cè)壁形成側(cè)墻102 ;形成覆蓋所述半導(dǎo)體襯底100表面和側(cè)墻102表面的介質(zhì)層103，所述介質(zhì)層103的表面經(jīng)過化學(xué)工藝研磨后與偽柵101的頂部表面齊平。所述偽柵101的材料多晶硅。
[0036]在形成側(cè)墻102后，還包括，以所述偽柵101和側(cè)墻102為掩膜，對(duì)側(cè)墻102兩側(cè)的半導(dǎo)體襯底100進(jìn)行離子注入，在側(cè)墻102兩側(cè)的半導(dǎo)體襯底100內(nèi)形成源/漏區(qū)。
[0037]請(qǐng)參考圖2，采用干法刻蝕工藝去除部分厚度的偽柵101。所述干法刻蝕工藝可以為等離子刻蝕工藝，干法刻蝕工藝采用的氣體為HBr、Cl2, 02。
[0038]請(qǐng)參考圖3，采用濕法刻蝕工藝去除剩余的偽柵101，形成凹槽105。
[0039]所述濕法刻蝕工藝采用的刻蝕溶液為氫氧化銨或TMAH (四甲基氫氧化銨)刻蝕溶液。
[0040]本實(shí)施例的上述方法，通過干法刻蝕和濕法刻蝕結(jié)合的工藝去除偽柵,形成凹槽105，雖然可以防止凹槽105底部的偽柵材料的殘留，但是由于干法刻蝕的過程中難以控制偽柵被去除的厚度，使得干法刻蝕后剩余的偽柵101的厚度不能很好的控制，因而使得刻蝕工藝時(shí)，難以控制濕法刻蝕的工藝參數(shù)，比如刻蝕時(shí)間等，濕法刻蝕工藝時(shí)間太短時(shí)，容易產(chǎn)生偽柵殘留的殘留，而濕法刻蝕時(shí)間較長(zhǎng)的話，容易對(duì)凹槽105底部的產(chǎn)生刻蝕損傷，使得濕法刻蝕的工藝窗口很難控制，影響了刻蝕工藝的穩(wěn)定性和均勻性。
[0041]研究發(fā)現(xiàn)，特別是半導(dǎo)體襯底100包括第一區(qū)域和第二區(qū)域，所述偽柵101包括若干第一偽柵和第二偽柵，若干第一偽柵位于第一區(qū)域的半導(dǎo)體襯底上，第二偽柵位于第二區(qū)域的半導(dǎo)體襯底上，第一偽柵作為第一晶體管的偽柵，第二偽柵作為第二晶體管的偽柵，第一晶體管的類型與第二晶體管的類型不相同，比如第一晶體管為PMOS晶體管，第二晶體管為NMOS晶體管，在形成第一偽柵和第二偽柵后，需要進(jìn)行第一離子注入，在第一偽柵兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一源/漏區(qū)，進(jìn)行第二離子注入，在第二偽柵兩側(cè)的半導(dǎo)體襯底內(nèi)形成第二源/漏區(qū)，第一源/漏區(qū)摻雜有第一類型的雜質(zhì)離子，第二源/漏區(qū)摻雜有第二類型的雜質(zhì)離子，比如第一源/漏區(qū)摻雜有P型雜質(zhì)離子，第二源/漏區(qū)摻雜有N型雜質(zhì)離子，在第一離子注入的過程中第一偽柵中也會(huì)被注入第一類型的雜質(zhì)離子，在第二離子注入的過程中第二偽柵中也會(huì)被注入第二類型的雜質(zhì)離子，由于第一偽柵和第二偽柵中注入的雜質(zhì)離子的類型不同，因而在采用同一干法工藝在去除第二偽柵和第二偽柵時(shí)速率是不同的，干法刻蝕過程結(jié)束后，第一偽柵剩余的厚度和第二偽柵剩余的厚度是不相同的，因而使得后續(xù)采用濕法刻蝕工藝去除剩余的偽柵101 (剩余的第一偽柵和第二偽柵)時(shí)的工藝窗口很難控制，濕法刻蝕工藝的穩(wěn)定性和均勻性受到較大的限制。
[0042]尤其是，當(dāng)半導(dǎo)體襯底100的不同區(qū)域上形成的偽柵101還具有不同的密度時(shí)，比如第一區(qū)域上的第一偽柵的密度大于第二區(qū)域的第二偽柵的密度，刻蝕過程更加難以控制，具體體現(xiàn)為:由于刻蝕負(fù)載效應(yīng)(etch loading effect)的影響(刻蝕負(fù)載效應(yīng)是指密度大的第一偽柵的刻蝕速率小于密度小的第二偽柵的刻蝕速率)，干法刻蝕過程結(jié)束后，半導(dǎo)體襯底100的不同區(qū)域上的剩余的偽柵101的厚度存在明顯的區(qū)別，具體體現(xiàn)為第一區(qū)域的半導(dǎo)體襯底100上剩余的第一偽柵的厚度大于第二區(qū)域的半導(dǎo)體襯底100上剩余的第二偽柵的厚度，因而使得后續(xù)采用濕法刻蝕工藝去除剩余的偽柵101 (剩余的第一偽柵和第二偽柵)時(shí)的工藝窗口很難控制，濕法刻蝕工藝的穩(wěn)定性和均勻性受到較大的限制。
[0043]為此，本發(fā)明另一實(shí)施例還提供了一種金屬柵極的形成方法，半導(dǎo)體襯底上形成的偽柵，所述偽柵包括位于半導(dǎo)體襯底上的底層填充層，位于底層填充層上的刻蝕停止層，位于刻蝕停止層上的頂層填充層；采用第一干法刻蝕工藝去除所述頂層填充層，以刻蝕停止層作為停止層；采用第二干法刻蝕工藝去除所述刻蝕停止層，暴露出底層填充層的表面；采用濕法刻蝕工藝去除所述底層填充層，形成凹槽，所述凹槽暴露出半導(dǎo)體襯底表面。本發(fā)明的金屬柵極的形成方法，采用第一干法刻蝕工藝去除頂層填充層時(shí)，以刻蝕停止層作為停止層，因而可以很好的控制剩余的偽柵的厚度(等于或近似等于刻蝕停止層和底層填充層的厚度)，采用第二干法刻蝕工藝去除刻蝕停止層時(shí)，底層填充層可以作為停止層，使得去除刻蝕停止層后剩余的偽柵的厚度是恒定的(等于或近似等于底層填充層的厚度)，因而采用濕法刻蝕工藝時(shí)，濕法刻蝕工藝的窗口很好控制，濕法刻蝕工藝的穩(wěn)定性和均勻性增強(qiáng)，
[0044]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，示意圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。
[0045]圖4?圖10為本發(fā)明另一實(shí)施例金屬柵極的形成過程的剖面結(jié)構(gòu)示意圖。
[0046]參考圖4，提供半導(dǎo)體襯底200，在所述半導(dǎo)體襯底200上形成若干偽柵205，每個(gè)偽柵205包括位于半導(dǎo)體襯底200上的底層填充層202，位于底層填充層202上的刻蝕停止層203，位于刻蝕停止層203上的頂層填充層204。
[0047]所述半導(dǎo)體襯底200的材料可以為硅(Si)、鍺(Ge)、或硅鍺(GeSi)、碳化硅(SiC);也可以是絕緣體上娃(SOI),絕緣體上鍺(GOI);或者還可以為其它的材料,例如砷化鎵等II1- V族化合物。所述半導(dǎo)體襯底200還可以根據(jù)設(shè)計(jì)需求注入一定的摻雜離子以改變電學(xué)參數(shù)。在所述半導(dǎo)體襯底200內(nèi)還形成有淺溝槽隔離結(jié)構(gòu)(圖中未示出)，所述淺溝槽隔離結(jié)構(gòu)用于隔離不同的晶體管，防止不同晶體管之間電學(xué)連接，所述淺溝槽隔離結(jié)構(gòu)的材料可以為氧化硅、氮化硅、氮氧化硅其中的一種或幾種。
[0048]所述偽柵205的形成過程為:在所述半導(dǎo)體襯底200上形成底層填充材料層；在所述底層填充材料層上形成刻蝕停止材料層；在所述刻蝕停止材料層上形成頂層填充材料層；在所述底層填充材料層上形成圖形化的硬掩膜層206 ;以所述圖形化的硬掩膜層為掩膜，依次刻蝕所述頂層填充材料層、刻蝕停止材料層和底層填充材料層，在所述半導(dǎo)體襯底上形成偽柵205，所述偽柵205包括位于半導(dǎo)體襯底200上的底層填充層202，位于底層填充層202上的刻蝕停止層203，位于刻蝕停止層203上的頂層填充層204。
[0049]在一實(shí)施例中，所述半導(dǎo)體襯底200包括第一區(qū)域和第二區(qū)域，所述偽柵205包括第一偽柵和第二偽柵，若干第一偽柵位于第一區(qū)域的半導(dǎo)體襯底200上,若干第二偽柵位于第二區(qū)域的半導(dǎo)體襯底200上，第一偽柵作為第一晶體管的偽柵，第二偽柵作為第二晶體管的偽柵，第一晶體管的類型與第二晶體管的類型不相同，比如第一晶體管為PMOS晶體管，第二晶體管為NMOS晶體管；或者所述第一晶體管為MMOS晶體管,第二晶體管為PMOS晶體管。
[0050]在一實(shí)施例中，第一區(qū)域半導(dǎo)體襯底上的第一偽柵的密度大于第一區(qū)域的半導(dǎo)體襯底上的第二偽柵的密度。第一偽柵的密度是指單位面積內(nèi)的第一偽柵的數(shù)量，第二偽