三維集成電路芯片及其電源噪聲濾波方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種三維集成電路芯片及其電源噪聲濾波方法。
【背景技術(shù)】
[0002]隨著SOC(系統(tǒng)集成芯片)的規(guī)模越來越大，其電源網(wǎng)絡(luò)設(shè)計逐漸成為難點和瓶頸。如何保證SOC芯片中每一個模塊，尤其是位于芯片中間區(qū)域的模塊供電穩(wěn)定，減小PoweK電源)及Gnd(Ground，地)上的噪聲，往往成為決定SOC芯片性能甚至能否正確工作的關(guān)鍵技術(shù)。
[0003]如圖1所示，在傳統(tǒng)單片SOC芯片110中，外部電源通過位于邊緣區(qū)域的焊盤112進入芯片，并借由芯片內(nèi)部的電源網(wǎng)絡(luò)111傳遞到芯片各處。顯然這種供電方式下，芯片邊緣區(qū)域靠近焊盤112的電路能夠獲得較為穩(wěn)定可靠的供電，噪聲較小，而芯片中間區(qū)域的電路供電穩(wěn)定性會較差，噪聲較大，從而影響電路的性能。在傳統(tǒng)SOC設(shè)計中，會在電路各處插入去親單元(decouple cell，一種提供電源與地之間去親合電容的標準單元，圖1中未示出)，來降低電源波動和噪聲。然而由于標準CMOS工藝的限制，通常這種去耦單元所能提供的電容值非常有限，因此帶來的供電改善也很小。
[0004]如圖2所示，新型3DIC(三維集成電路)芯片包括至少一層SOC芯片和至少一層DRAM(動態(tài)隨機存儲器)芯片，在此示出為一層SOC芯片210和一層DRAM芯片220，其中，DRAM芯片220上的供電可以通過位于其中間區(qū)域的硅通孔或微凸塊(未示出)在中間任意位置提供，然而SOC芯片210的供電仍通過位于其邊緣區(qū)域的焊盤212提供，與傳統(tǒng)單片SOC相同，因此SOC芯片210的中間區(qū)域的電路仍然存在供電穩(wěn)定性較差，噪聲較大的問題，從而影響電路的性能。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種三維集成電路芯片及其電源噪聲濾波方法，改善系統(tǒng)集成芯片中間區(qū)域的供電效果，提高電源網(wǎng)絡(luò)的供電穩(wěn)定性和抗噪聲性能。
[0006]基于以上考慮，本發(fā)明的一個方面提供一種三維集成電路芯片的電源噪聲濾波方法，包括:提供系統(tǒng)集成芯片，所述系統(tǒng)集成芯片包括電源網(wǎng)絡(luò);提供動態(tài)隨機存儲器芯片，所述動態(tài)隨機存儲器芯片包括電容單元;將所述系統(tǒng)集成芯片的所述電源網(wǎng)絡(luò)的中間區(qū)域與所述動態(tài)隨機存儲器芯片的所述電容單元連通，所述電容單元作為去親單元濾除所述電源網(wǎng)絡(luò)上的電源噪聲。
[0007]優(yōu)選地，所述動態(tài)隨機存儲器芯片的所述電容單元的電容值為所述系統(tǒng)集成芯片上相同面積電容單元的電容值的100-1000倍。
[0008]優(yōu)選地，所述系統(tǒng)集成芯片的所述電源網(wǎng)絡(luò)與所述動態(tài)隨機存儲器芯片的所述電容單元通過硅通孔或微凸塊連通。
[0009]優(yōu)選地，提供多層系統(tǒng)集成芯片和/或多層動態(tài)隨機存儲器芯片，將其中一層系統(tǒng)集成芯片的所述電源網(wǎng)絡(luò)與其中一層動態(tài)隨機存儲器芯片的所述電容單元連通。
[0010]優(yōu)選地，所述系統(tǒng)集成芯片的所述電源網(wǎng)絡(luò)通過位于邊緣區(qū)域的焊盤與外部電源連通。
[0011 ]本發(fā)明的另一方面提供一種三維集成電路芯片，包括:系統(tǒng)集成芯片，所述系統(tǒng)集成芯片包括電源網(wǎng)絡(luò);動態(tài)隨機存儲器芯片，所述動態(tài)隨機存儲器芯片包括電容單元;所述系統(tǒng)集成芯片的所述電源網(wǎng)絡(luò)的中間區(qū)域與所述動態(tài)隨機存儲器芯片的所述電容單元連通，所述電容單元作為去耦單元用于濾除所述電源網(wǎng)絡(luò)上的電源噪聲。
[0012]優(yōu)選地，所述動態(tài)隨機存儲器芯片的所述電容單元的電容值為所述系統(tǒng)集成芯片上相同面積電容單元的電容值的100-1000倍。
[0013]優(yōu)選地，所述系統(tǒng)集成芯片的所述電源網(wǎng)絡(luò)與所述動態(tài)隨機存儲器芯片的所述電容單元通過硅通孔或微凸塊連通。
[0014]優(yōu)選地，包括多層系統(tǒng)集成芯片和/或多層動態(tài)隨機存儲器芯片，其中一層系統(tǒng)集成芯片的所述電源網(wǎng)絡(luò)與其中一層動態(tài)隨機存儲器芯片的所述電容單元連通。
[0015]優(yōu)選地，所述系統(tǒng)集成芯片的所述電源網(wǎng)絡(luò)通過位于邊緣區(qū)域的焊盤與外部電源連通。
[0016]本發(fā)明的三維集成電路芯片及其電源噪聲濾波方法，通過將系統(tǒng)集成芯片的電源網(wǎng)絡(luò)中間區(qū)域與動態(tài)隨機存儲器芯片上的電容單元連通，利用動態(tài)隨機存儲器芯片上的電容單元作為去耦單元，濾除系統(tǒng)集成芯片電源網(wǎng)絡(luò)上的電源噪聲，改善系統(tǒng)集成芯片中間區(qū)域的供電效果，提高電源網(wǎng)絡(luò)的供電穩(wěn)定性和抗噪聲性能。
【附圖說明】
[0017]通過參照附圖閱讀以下所作的對非限制性實施例的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯。
[0018]圖1為現(xiàn)有的單片系統(tǒng)集成芯片的結(jié)構(gòu)示意圖；
圖2為現(xiàn)有的三維集成電路芯片的結(jié)構(gòu)示意圖；
圖3為本發(fā)明的三維集成電路芯片的結(jié)構(gòu)示意圖。
[0019]在圖中，貫穿不同的示圖，相同或類似的附圖標記表示相同或相似的裝置(模塊)或步驟。
【具體實施方式】
[0020]為解決上述現(xiàn)有技術(shù)中的問題，本發(fā)明提供一種三維集成電路芯片及其電源噪聲濾波方法，通過將系統(tǒng)集成芯片的電源網(wǎng)絡(luò)中間區(qū)域與動態(tài)隨機存儲器芯片上的電容單元連通，利用動態(tài)隨機存儲器芯片上的電容單元作為去耦單元，濾除系統(tǒng)集成芯片電源網(wǎng)絡(luò)上的電源噪聲，改善系統(tǒng)集成芯片中間區(qū)域的供電效果，提高電源網(wǎng)絡(luò)的供電穩(wěn)定性和抗噪聲性能。
[0021]在以下優(yōu)選的實施例的具體描述中，將參考構(gòu)成本發(fā)明一部分的所附的附圖。所附的附圖通過示例的方式示出了能夠?qū)崿F(xiàn)本發(fā)明的特定的實施例。示例的實施例并不旨在窮盡根據(jù)本發(fā)明的所有實施例?？梢岳斫猓诓黄x本發(fā)明的范圍的前提下，可以利用其他實施例，也可以進行結(jié)構(gòu)性或者邏輯性的修改。因此，以下的具體描述并非限制性的，且本發(fā)明的范圍由所附的權(quán)利要求所限定。
[0022]本發(fā)明的一個方面提供一種三維集成電路芯片的電源噪聲濾波方法，包括:提供系統(tǒng)集成芯片310，所述系統(tǒng)集成芯片310包括電源網(wǎng)絡(luò)311;提供動態(tài)隨機存儲器芯片320，所述動態(tài)隨機存儲器芯片320包括電容單元321;將所述系統(tǒng)集成芯片310的所述電源網(wǎng)絡(luò)311的中間區(qū)域與所述動態(tài)隨機存儲器芯片320的所述電容單元321連通，所述電容單元321作為去耦單元濾除所述電源網(wǎng)絡(luò)311上的電源噪聲。
[0023]具體地，如圖3所示，提供系統(tǒng)集成芯片310，所述系統(tǒng)集成芯片310包括電源網(wǎng)絡(luò)311，該電源網(wǎng)絡(luò)311通過位于邊緣區(qū)域的焊盤312與外部電源(未示出)連通，從而將外部電源引入系統(tǒng)集成芯片310中；提供動態(tài)隨機存儲器芯片320，所述動態(tài)隨機存儲器芯片320包括電容單元321，由于動態(tài)隨機存儲器芯片320的特殊工藝，能夠在相同面積上制造比系統(tǒng)集成芯片310上大幾百倍的電容，一般來說，動態(tài)隨機存儲器芯片320上的電容單元321的電容值可以為系統(tǒng)集成芯片310