芯片封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種芯片封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]晶圓級(jí)芯片尺寸封裝(WaferLevel Chip Size Packaging，WLCSP)技術(shù)是對(duì)晶圓進(jìn)行封裝測(cè)試后再切割得到單個(gè)成品芯片的技術(shù)，封裝后的芯片尺寸與裸片完全一致。晶圓級(jí)芯片尺寸封裝技術(shù)徹底顛覆了傳統(tǒng)封裝，例如陶瓷無(wú)引線芯片載具(CeramicLeadless Chip Carrier)和有機(jī)無(wú)引線芯片載具(Organic Leadless Chip Carrier)等，順應(yīng)了市場(chǎng)對(duì)微電子產(chǎn)品日益輕、小、短、薄化和低價(jià)化的要求。經(jīng)晶圓級(jí)芯片尺寸封裝技術(shù)封裝后的芯片尺寸能夠達(dá)到高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增加而顯著降低。晶圓級(jí)芯片尺寸封裝技術(shù)是可以將IC設(shè)計(jì)、晶圓制造、封裝測(cè)試、基底制造整合為一體的技術(shù)，是當(dāng)前封裝領(lǐng)域的熱點(diǎn)和未來(lái)的發(fā)展趨勢(shì)。
[0003]扇出型晶圓級(jí)封裝(Fan Out Wafer Level Packaging)技術(shù)是晶圓級(jí)封裝技術(shù)中的一種。扇出型晶圓級(jí)封裝的方法包括:在載體晶圓表面形成剝離薄膜；在剝離薄膜表面形成介質(zhì)層；在所述介質(zhì)層內(nèi)形成再布線金屬層以及金屬電極；將芯片倒裝至與所述金屬電極電連接；在倒裝所述芯片之后，在介質(zhì)層和芯片表面形成塑封料層，所述塑封料層包圍所述芯片，形成帶有塑封料層的封裝結(jié)構(gòu)；將載體圓片和剝離膜與帶有塑封料層的封裝體分離，形成塑封圓片；植球回流，在暴露出的金屬電極表面形成焊球凸點(diǎn)；單片切割，形成最終的扇出芯片結(jié)構(gòu)。
[0004]然而，現(xiàn)有的扇出晶圓級(jí)封裝方法的封裝質(zhì)量、以及所形成的封裝結(jié)構(gòu)的集成度仍有待提尚。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型解決的問(wèn)題是提供一種芯片封裝結(jié)構(gòu)，所形成的封裝結(jié)構(gòu)尺寸縮小，穩(wěn)定性和可靠性提尚。
[0006]為解決上述問(wèn)題，本實(shí)用新型提供一種芯片封裝結(jié)構(gòu)，包括:
[0007]第一芯片，所述第一芯片包括相對(duì)的第一表面和第二表面，所述第一芯片的第一表面具有若干第一焊盤(pán)；
[0008]第二芯片，所述第二芯片包括相對(duì)的第三表面和第四表面，所述第二芯片的第三表面具有若干第二焊盤(pán)，且所述第二芯片的面積大于第一芯片的面積；
[0009]載板，所述第二芯片的第四表面與載板表面相結(jié)合；
[0010]所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，所述若干第二焊盤(pán)位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外；
[0011]位于所述載板表面的封料層，所述封料層包覆所述第一芯片和第二芯片；
[0012]位于所述封料層內(nèi)的第一導(dǎo)電結(jié)構(gòu)和第二導(dǎo)電結(jié)構(gòu)，所述第一導(dǎo)電結(jié)構(gòu)與第一焊盤(pán)電連接，所述第二導(dǎo)電結(jié)構(gòu)與第二焊盤(pán)電連接。
[0013]可選的，還包括:位于所述載板表面的膠合層；所述第二芯片的第四表面固定于所述膠合層表面。
[0014]可選的，所述第一芯片的第二表面通過(guò)絕緣膠層與所述第二芯片的第三表面相結(jié)入口 ο
[0015]可選的，所述封料層為感光干膜、非感光干膜或者塑封材料膜。
[0016]可選的，還包括:位于所述封料層內(nèi)的若干第一開(kāi)口，若干第一開(kāi)口分別暴露出若干第一焊盤(pán)；位于所述封料層內(nèi)的若干第二開(kāi)口，若干第二開(kāi)口分別暴露出若干第二焊盤(pán)。
[0017]可選的，所述第一導(dǎo)電結(jié)構(gòu)和第二導(dǎo)電結(jié)構(gòu)包括:位于所述第一開(kāi)口的側(cè)壁和底部表面、所述第二開(kāi)口的側(cè)壁和底部表面以及所述封料層的部分頂部表面的電互連層，所述電互連層填充滿(mǎn)或不填充滿(mǎn)所述第一開(kāi)口或第二開(kāi)口。
[0018]可選的，還包括:位于所述封料層和電互連層表面的阻焊層，所述阻焊層內(nèi)具有若干第三開(kāi)口，所述第三開(kāi)口暴露出部分電互連層表面；位于所述第三開(kāi)口內(nèi)的凸塊。
[0019]可選的，還包括:若干獨(dú)立的封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括相互結(jié)合的所述第一芯片和第二芯片、以及包覆所述第一芯片和第二芯片的所述封料層。
[0020]可選的，所述第一芯片的數(shù)量為一個(gè)或多個(gè)；所述第二芯片的數(shù)量為一個(gè)或多個(gè)。
[0021]可選的，當(dāng)所述第一芯片的數(shù)量為多個(gè)時(shí)，若干第一芯片位于同一層或者多層重疊，且若干第一芯片分布于一個(gè)或多個(gè)第二芯片上；當(dāng)所述第一芯片或第二芯片的數(shù)量為多個(gè)時(shí)，若干第一芯片或第二芯片的功能相同或不同。
[0022]與現(xiàn)有技術(shù)相比，本實(shí)用新型的技術(shù)方案具有以下優(yōu)點(diǎn):
[0023]本實(shí)用新型中，第一芯片的面積小于第二芯片的面積。由于所述第二芯片的第三表面具有第二焊盤(pán)，所述第一芯片的第一表面具有第一焊盤(pán)；將所述第二芯片的第四表面與載板表面相結(jié)合，能夠暴露出所述第二焊盤(pán)；將所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，且所述若干第二焊盤(pán)位于所述第一芯片和第二芯片的結(jié)合區(qū)域之夕卜，則所述第一焊盤(pán)和第二焊盤(pán)均能夠被暴露；因此，所述封料層能夠直接包覆位于所述載板上的第一芯片和第二芯片。
[0024]首先，所述第二芯片的第四表面與載板表面相結(jié)合，所述第一芯片的第二表面與第二芯片的第三表面相結(jié)合，使得第一芯片和第二芯片之間的結(jié)合更穩(wěn)定，而且第一芯片和第二芯片之間的距離減小，有利于縮小封裝結(jié)構(gòu)的尺寸。
[0025]其次，由于所述封料層同時(shí)包覆第一芯片和第二芯片，因此降低了對(duì)第一芯片或第二芯片的厚度要求，所述第一芯片的厚度能夠進(jìn)一步減小，有利于使第一芯片和第二芯片的總厚度減小，則所形成的封裝結(jié)構(gòu)尺寸減??；此外，所述封料層的穩(wěn)定性更佳，能夠避免因形成多層封料層而發(fā)生的分層或開(kāi)裂問(wèn)題。
[0026]再次，第一導(dǎo)電結(jié)構(gòu)與第一焊盤(pán)電連接的，第二導(dǎo)電結(jié)構(gòu)與第二焊盤(pán)電連接，避免了多層導(dǎo)電結(jié)構(gòu)的對(duì)位偏差問(wèn)題；而且，由于對(duì)第一芯片和第二芯片的厚度要求減小，因此能夠通過(guò)減小第一芯片的厚度，使塑封層到第二焊盤(pán)的距離減小，有利于降低第二導(dǎo)電結(jié)構(gòu)與第二焊盤(pán)之間、以及第一導(dǎo)電結(jié)構(gòu)與第一焊盤(pán)之間發(fā)生斷路的概率，提高了所形成的封裝結(jié)構(gòu)的良率。
[0027]進(jìn)一步，所述第二芯片的第四表面通過(guò)膠合層與載板表面相結(jié)合，所述第一芯片的第二表面通過(guò)絕緣膠層與所述第二芯片的第三表面相結(jié)合；不僅有利于使第一芯片與第二芯片的結(jié)合更穩(wěn)定，還能夠使第一芯片的第二表面到第二芯片的第三表面的距離減小，則有利于使所形成的封裝結(jié)構(gòu)的尺寸縮小。
【附圖說(shuō)明】
[0028]圖1是本實(shí)用新型實(shí)施例的扇出晶圓級(jí)封裝結(jié)構(gòu)；
[0029]圖2是本實(shí)用新型實(shí)施例的一種系統(tǒng)級(jí)扇出晶圓封裝結(jié)構(gòu)；
[0030]圖3是本實(shí)用新型實(shí)施例的另一種系統(tǒng)級(jí)扇出晶圓封裝結(jié)構(gòu)；
[0031]圖4至圖17是本實(shí)用新型實(shí)施例的一種芯片封裝過(guò)程的剖面結(jié)構(gòu)示意圖；
[0032]圖18至圖19是本實(shí)用新型實(shí)施例的另一種芯片封裝過(guò)程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0033]如【背景技術(shù)】所述，現(xiàn)有的扇出晶圓級(jí)封裝方法的封裝質(zhì)量、以及所形成的封裝結(jié)構(gòu)的集成度仍有待提尚。
[0034]請(qǐng)參考圖1，圖1是一種扇出晶圓級(jí)封裝結(jié)構(gòu)的實(shí)施例，包括:載板100 ;位于載板100表面的剝離膜和第一介質(zhì)層101 ;位于第一介質(zhì)層101內(nèi)的第一開(kāi)口 ；位于第一開(kāi)口內(nèi)的基板端金屬電極102 ;位于所述第一介質(zhì)層101表面的具有布線層103 ;位于布線層103、基板端金屬電極102和第一介質(zhì)層101表面的第二介質(zhì)層104，所述第二介質(zhì)層104內(nèi)具有第二開(kāi)口 ；位于第二開(kāi)口內(nèi)的芯片端金屬電極105 ;將芯片106的功能面倒裝于第二介質(zhì)層104上，且芯片106與所述芯片端金屬電極105電連接；位于第二介質(zhì)層104表面的塑封層107，所述塑封層107包圍所述芯片106，形成封裝結(jié)構(gòu)。
[0035]后續(xù)需要去除所述封裝結(jié)構(gòu)中的載板100，并在暴露出基板端金屬電極102的表面形成焊球，所述焊球與基板端金屬電極102電連接；對(duì)所述封裝結(jié)構(gòu)進(jìn)行單片切割，形成扇出芯片封裝結(jié)構(gòu)。
[0036]在上述形成的扇出芯片封裝結(jié)構(gòu)中，所述芯片106為單一功能芯片，若需形成多功能的系統(tǒng)，則需將多個(gè)不同功能的扇出芯片封裝結(jié)構(gòu)進(jìn)行集成，造成所形成的封裝器件的尺寸較大，且制造成本較高。
[0037]為了滿(mǎn)足半導(dǎo)體器件微小型化的需求，另一實(shí)施例提出了一種系統(tǒng)級(jí)扇出晶圓封裝結(jié)構(gòu)，請(qǐng)參考圖2，包括:載板200 ;位于載板200表面的介質(zhì)層201 ;位于介質(zhì)層201內(nèi)的電互連結(jié)構(gòu)202 ;將有源芯片203和無(wú)源芯片204的功能面倒裝于介質(zhì)層201上，且所述有源芯片203和無(wú)源芯片204與所述電互連結(jié)構(gòu)202電連接；所述介質(zhì)層201表面具有塑封層205，所述塑封層205包圍所述無(wú)源芯片204和有源芯片203。在后續(xù)去除所述載板200之后，在暴露出的電互連結(jié)構(gòu)表面形成焊球，并對(duì)所形成的結(jié)構(gòu)進(jìn)行切割，以形成包括有源芯片203和無(wú)源芯片204的芯片封裝結(jié)構(gòu)。
[0038]然而，在上述形成的封裝結(jié)構(gòu)中，由于所述有源芯片203和無(wú)源芯片204均倒裝于載板200上，使得系統(tǒng)級(jí)封裝結(jié)構(gòu)的尺寸依舊較大，則所述扇出晶圓級(jí)封裝結(jié)構(gòu)的尺寸有待進(jìn)一步縮小。
[0039]在另一實(shí)施例中，還提出了一種扇出晶圓封裝結(jié)構(gòu)，請(qǐng)參考圖3，包括:介質(zhì)層300 ;位于介質(zhì)層300內(nèi)的再布線層301 ;將第一芯片組302的非功能面固定于介質(zhì)層300表面，所述第一芯片組302包括有源芯片和無(wú)源芯片；位于所述介質(zhì)層300表面的第一塑封層303，所述第一塑封層303包圍所述第一芯片組302 ;位于所述第一塑封層303表面和內(nèi)部的第一電互連結(jié)構(gòu)304，所述第一電互連結(jié)構(gòu)304與所述再布線層301和第一芯片組302電連接；將第二芯片組305的非功能面固定于第一塑封層303和第一電互連結(jié)構(gòu)304表面，所述第二芯片組305包括有源芯片和無(wú)源芯片；位于所述第一塑封層303和第一電互連結(jié)構(gòu)304表