面的第二塑封層306，所述第二塑封層306包圍所述第二芯片組305 ;位于所述第二塑封層306表面和內(nèi)部的第二電互連結(jié)構(gòu)307，所述第二電互連結(jié)構(gòu)307與所述第一電互連結(jié)構(gòu)304和第二芯片組305電連接；將第三芯片組308的功能面倒裝于第二塑封層306和第二電互連結(jié)構(gòu)307上，所述第三芯片組308與第二電互連結(jié)構(gòu)307電連接，且所述第三芯片組308包括有源芯片和無(wú)源芯片；位于所述第二塑封層306和第二電互連結(jié)構(gòu)307表面的第三塑封層309，所述第三塑封層309包圍所述第三芯片組308。
[0040]上述扇出晶圓封裝結(jié)構(gòu)雖然能夠?qū)崿F(xiàn)若干芯片組的重疊設(shè)置，然而，由于每形成一層芯片組，均需要形成一層塑封層包圍所述芯片組，而且，每一層塑封層的表面和內(nèi)部均需要形成電互連結(jié)構(gòu)，以實(shí)現(xiàn)不同層電互連結(jié)構(gòu)之間電連接，因此所述封裝結(jié)構(gòu)的制造工藝繁瑣，而且成本較高。
[0041]其次，由于每層芯片組均需要一層塑封層包圍固定，為了滿足塑封工藝的需求，每層芯片組的厚度不宜過(guò)薄，即每組芯片組中的無(wú)源芯片和有源芯片的厚度不宜過(guò)薄，否則將造成所形成的塑封層材料無(wú)法完全包圍芯片組，甚至無(wú)法形成塑封層。因此，即使所述芯片組能夠重疊設(shè)置，所形成的封裝結(jié)構(gòu)的厚度依舊較厚，則所形成的封裝結(jié)構(gòu)的空間占用率依舊較高，不利于器件的微小型化發(fā)展要求。
[0042]而且，由于每層芯片組和塑封層的厚度較厚，則用于形成所述導(dǎo)電插塞的通孔深度較深，使得形成所述通孔的工藝難度增大。此外，由于需要在每一層的塑封層表面和內(nèi)部形成電互連結(jié)構(gòu)，使得所述電互連結(jié)構(gòu)的對(duì)位難度提高，容易在不同層的電互連結(jié)構(gòu)之間造成良率損失。
[0043]再次，由于每層芯片組均需要一層塑封層包圍固定，相鄰兩層塑封層之間的結(jié)合穩(wěn)定性較差，兩層塑封層之間容易發(fā)生分層或開(kāi)裂(peeling)，則所形成的封裝結(jié)構(gòu)內(nèi)部容易產(chǎn)生缺陷，封裝結(jié)構(gòu)的穩(wěn)定性較差、可靠性較低。
[0044]為了解決上述問(wèn)題，本實(shí)用新型提供一種芯片封裝結(jié)構(gòu)。其中，第一芯片的面積小于第二芯片的面積。由于所述第二芯片的第三表面具有第二焊盤(pán)，所述第一芯片的第一表面具有第一焊盤(pán)；將所述第二芯片的第四表面與載板表面相結(jié)合，能夠暴露出所述第二焊盤(pán)；將所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，且所述若干第二焊盤(pán)位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外，則所述第一焊盤(pán)和第二焊盤(pán)均能夠被暴露；因此，所述封料層能夠直接包覆位于所述載板上的第一芯片和第二芯片。首先，所述第二芯片的第四表面與載板表面相結(jié)合，所述第一芯片的第二表面與第二芯片的第三表面相結(jié)合，使得第一芯片和第二芯片之間的結(jié)合更穩(wěn)定，而且第一芯片和第二芯片之間的距離減小，有利于縮小封裝結(jié)構(gòu)的尺寸。此外，所述封料層的穩(wěn)定性更佳，能夠避免因形成多層封料層而發(fā)生的分層或開(kāi)裂問(wèn)題。再次，第一導(dǎo)電結(jié)構(gòu)與第一焊盤(pán)電連接的，第二導(dǎo)電結(jié)構(gòu)與第二焊盤(pán)電連接，避免了多層導(dǎo)電結(jié)構(gòu)的對(duì)位偏差問(wèn)題；而且，由于對(duì)第一芯片和第二芯片的厚度要求減小，因此能夠通過(guò)減小第一芯片的厚度，使塑封層到第二焊盤(pán)的距離減小，有利于降低第二導(dǎo)電結(jié)構(gòu)與第二焊盤(pán)之間、以及第一導(dǎo)電結(jié)構(gòu)與第一焊盤(pán)之間發(fā)生斷路的概率，提高了所形成的封裝結(jié)構(gòu)的良率。
[0045]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0046]圖4至圖17是本實(shí)用新型實(shí)施例的一種芯片封裝過(guò)程的剖面結(jié)構(gòu)示意圖。
[0047]請(qǐng)參考圖4，提供第一芯片410，所述第一芯片410包括相對(duì)的第一表面411和第二表面412，所述第一芯片410的第一表面411具有若干第一焊盤(pán)413。
[0048]在本實(shí)施例中，所述第一芯片410的面積小于后續(xù)提供的第二芯片的面積，所述第一芯片410與后續(xù)提供的第二芯片相結(jié)合。所述第一芯片410的第一表面具有第一焊盤(pán)413，所述第一芯片410的第一表面411為功能面，所述第一芯片410的第二表面412為非功能面，后續(xù)將所述第一芯片410的第二表面412與第二芯片相結(jié)合，能夠暴露出所述第一芯片410的第一焊盤(pán)413，以便后續(xù)能夠形成與所述第一焊盤(pán)413電連接的第一導(dǎo)電結(jié)構(gòu)。
[0049]所述第一芯片410的形成步驟包括:提供第一襯底414(如圖5所示)，所述第一襯底414包括若干第一芯片區(qū)415 ;對(duì)所述第一襯底414進(jìn)行減薄后切割，使若干第一芯片區(qū)415相互獨(dú)立，形成第一芯片410。
[0050]所述第一襯底414為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底；而且，所述第一襯底414為整片的晶圓。
[0051]所述第一芯片區(qū)415用于形成所述第一芯片410 ;在本實(shí)施例中，所述第一芯片區(qū)415呈陣列排布。在本實(shí)施例中，相鄰第一芯片區(qū)415之間還具有第一切割道區(qū)，通過(guò)在所述第一切割道區(qū)對(duì)所述第一襯底414進(jìn)行切割，能夠使若干第一芯片區(qū)415相互分離并獨(dú)立，形成第一芯片410。
[0052]所述第一襯底414的第一芯片區(qū)415內(nèi)形成有半導(dǎo)體器件、電互連所述半導(dǎo)體器件的電互連結(jié)構(gòu)、以及電隔離所述半導(dǎo)體器件和電互連結(jié)構(gòu)的絕緣層。所形成第一芯片410能夠包括集成電路芯片、傳感器芯片或微機(jī)電系統(tǒng)(MEMS)芯片；所述集成電路芯片包括處理器芯片、存儲(chǔ)器芯片或控制器芯片；所述傳感器芯片包括圖像傳感器芯片，例如CXD圖像傳感器或CMOS圖像傳感器；所述傳感器芯片還能夠包括溫度傳感器芯片、壓力傳感器芯片、濕度傳感器芯片或運(yùn)動(dòng)傳感器芯片。
[0053]所述第一焊盤(pán)413位于第一芯片410的第一表面411。在本實(shí)施例中，所述第一焊盤(pán)413位于第一表面411的邊緣區(qū)域內(nèi)，以便后續(xù)在第一表面411結(jié)合第二芯片之后，能夠在結(jié)合區(qū)域以外暴露出所述第一焊盤(pán)413。所述第一焊盤(pán)413的材料為導(dǎo)電材料，所述導(dǎo)電材料包括銅、鎢、鋁、銀或金。所述第一焊盤(pán)413用于實(shí)現(xiàn)第一芯片410與其他芯片或電路的電連接，所述第一焊盤(pán)413能夠與第一芯片410內(nèi)所需的半導(dǎo)體器件或電互連結(jié)構(gòu)電連接。在本實(shí)施例中，所述第一焊盤(pán)413的表面突出于第一表面411。在其它實(shí)施例中，所述第一焊盤(pán)413的表面還能夠與第一表面411齊平。
[0054]請(qǐng)參考圖6，提供第二芯片420，所述第二芯片420包括相對(duì)的第三表面421和第四表面422，所述第二芯片420的第三表面421具有若干第二焊盤(pán)423，且所述第二芯片420的面積大于第一芯片410 (如圖4所不)的面積。
[0055]所述第二芯片420的第三表面421具有第二焊盤(pán)423，所述第二芯片420的第三表面421為功能面，所述第二芯片420的第四表面422為非功能面。在本實(shí)施例中，所述第二芯片420的面積大于第一芯片410 (如圖4所示)，而且，所述第二焊盤(pán)423位于第二芯片420第三表面421的邊緣區(qū)域內(nèi)，因此，當(dāng)后續(xù)將所述第一芯片410 (如圖4所示)的第二表面412 (如圖4所示)與所述第二芯片420第三表面421的中心區(qū)域相結(jié)合之后，能夠使第二焊盤(pán)423位于第一芯片410和第二芯片420的結(jié)合區(qū)域之外，從而能夠暴露出所述第二焊盤(pán)423。
[0056]所述第二芯片420的形成步驟與第一芯片410的形成步驟相同，所述第二芯片420的尺寸與第一芯片410不同，所述第二芯片420的功能或類型與第一芯片410相同或不同。
[0057]所述第二焊盤(pán)423位于第二芯片420的第三表面421。所述第二焊盤(pán)423的材料為導(dǎo)電材料，所述導(dǎo)電材料包括銅、鎢、鋁、銀或金。所述第二焊盤(pán)423用于實(shí)現(xiàn)第二芯片420與其他芯片或電路的電連接，所述第二焊盤(pán)423能夠與第二芯片420內(nèi)所需的半導(dǎo)體器件或電互連結(jié)構(gòu)電連接。在本實(shí)施例中，所述第二焊盤(pán)423的表面突出于第三表面421。在其它實(shí)施例中，所述第二焊盤(pán)423的表面還能夠與第二表面421齊平。
[0058]請(qǐng)參考圖7，提供載板400 ;將所述第二芯片420的第四表面422與載板400表面相結(jié)合。
[0059]所述載板400為后續(xù)形成封裝結(jié)構(gòu)提供工作平臺(tái)。在本實(shí)施例中，所形成的封裝結(jié)構(gòu)為扇出型系統(tǒng)級(jí)封裝結(jié)構(gòu)，在后續(xù)形成封料層之后，需要去除所述載板400，形成以封料層包圍第一芯片410 (如圖4所示)和第二芯片的420的封裝結(jié)構(gòu)。
[0060]所述載板400包括玻璃基板、半導(dǎo)體基板或樹(shù)脂基板。在本實(shí)施例中，所述載板400為硅晶圓或玻璃基板，所述硅晶圓或玻璃基板易剝離、抗腐蝕能力強(qiáng)，可以進(jìn)行重復(fù)利用。
[0061]本實(shí)施例的載板400如圖8所示，所述載板400包括若干器件區(qū)440 ;所述第二芯片420的第四表面422與所述載板400的器件區(qū)440表面相結(jié)合。相鄰所述器件區(qū)440之間作為切割區(qū)，當(dāng)后續(xù)去除載板400之后，能夠在切割區(qū)對(duì)應(yīng)的位置對(duì)所形成的封裝結(jié)構(gòu)進(jìn)行切割，以形成單片芯片封裝結(jié)構(gòu)。
[0062]在本實(shí)施例中，所述第二芯片420通過(guò)膠合層401固定于載板400表面。將所述第二芯片420的第四表面422與載板400表面相結(jié)合的步驟包括:在所述載板400表面形成膠合層401 ;將所述第二芯片420的第四表面422固定于所述膠合層401表面。由于所述第二芯片420的第四表面422不具有第二焊盤(pán)423，在將第二芯片420的第四表面422結(jié)合于載板400表面之后，能夠暴露出所述第二焊盤(pán)423。
[0063]其中，所述膠合層401的表面具有粘性，從而使載板400和第二芯片420相互固定；所述膠合層401的材料為UV膠，所述UV膠經(jīng)紫外線照射后粘性降低，以便后續(xù)將載板400從封裝結(jié)構(gòu)中剝離。
[0064]在其它實(shí)施例中，還能夠通過(guò)在所述第二芯片420的第四表面422形成粘結(jié)層，再將所述第二芯片420的第四表面422通過(guò)所述粘結(jié)層固定于載板400表面。
[0065]請(qǐng)參考圖