技術(shù)總結(jié)
本發(fā)明公開了一種格雷碼轉(zhuǎn)李氏制約競爭計(jì)數(shù)編碼的碼制轉(zhuǎn)換電路，包括4位輸入寄存器，譯碼組合邏輯電路和4位輸出寄存器，其中：4位輸入寄存器在時(shí)鐘上升沿將4位格雷碼編碼數(shù)據(jù)采集并保存，譯碼組合邏輯將4位輸入寄存器保存的4位格雷碼編碼數(shù)據(jù)轉(zhuǎn)成4位李氏競爭計(jì)數(shù)碼編碼數(shù)據(jù)，4位輸出寄存器在下一個(gè)時(shí)鐘上升沿采集譯碼組合邏輯生成的4位李氏競爭計(jì)數(shù)碼編碼數(shù)據(jù)，并放置到輸出端口。本發(fā)明所設(shè)計(jì)的格雷碼轉(zhuǎn)李氏制約競爭計(jì)數(shù)編碼的碼制轉(zhuǎn)換電路具有結(jié)構(gòu)簡單、工作頻率高的兩個(gè)特點(diǎn)，在實(shí)際應(yīng)用中能增強(qiáng)編碼的糾錯(cuò)能力。

技術(shù)研發(fā)人員：李冰;王浩;趙霞;王剛;劉勇;董乾;朱斌
受保護(hù)的技術(shù)使用者：東南大學(xué)
文檔號(hào)碼：201310028256
技術(shù)研發(fā)日：2013.01.24
技術(shù)公布日：2016.12.28